关于多速率系统的综合问题

jackyuqian · 发表于 2012-8-14 16:01:43

您需要登录才可以下载或查看，没有账号？注册

×

我的设计是一个多采样率的系统，后级的时钟是通过前级电路的分频得到的，也就是说每个模块的时钟都不一样，后级模块的时钟来自前级。这时候我应该如何做综合，如何约束是中啊？多谢各位啦

陈涛 · 发表于 2012-8-14 20:27:06

一堆generated clock

jackyuqian · 发表于 2012-8-14 20:55:17

回复 2# 陈涛

多谢版主，今天搜索了板上的帖子，弄了个大概~
顺便问个小问题，对于时序电路，不完整的条件语句是否是允许的？

账号		自动登录	找回密码
密码			注册

[求助] 关于多速率系统的综合问题