在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (109) |订阅

IC验证讨论 今日: 0|主题: 6907|排名: 11 

[原创] cpu验证求助 liu20081226 2017-6-12 22532 卡莫拉内西 2017-6-13 16:56
[求助] 怎么验证调度?比如RR,WRR,SP等等 whwjez 2017-2-15 54231 forever_leng 2017-6-9 14:56
[求助] how can I call a VHDL shared variables inside Verilog blackwind 2017-6-8 22092 blackwind 2017-6-9 10:46
[求助] 请教XRC 上官天 2017-6-8 01966 上官天 2017-6-8 13:42
[求助] 问一个问题,编译时候报出的错误 stoneWe 2013-5-24 65808 hxy110 2017-5-31 17:45
[求助] UVM1.1的例子中uart_config类在uart_tx_agent中为什么不需要实例化 新嘴小王安子 2017-5-9 52816 不想起的猪 2017-5-27 17:05
[求助] help to run lmgrd xiaoyisimonguo 2017-5-21 21722 hover99 2017-5-26 16:11
[求助] 有关uvm验证的问题 清风403 2017-5-23 44762 清风403 2017-5-25 08:25
[求助] 有关uvm类的编译问题 清风403 2017-5-24 02278 清风403 2017-5-24 16:30
[求助] test的sequence的objection已经drop为0了,但是test却hang住 sages 2017-5-23 11749 gaurson 2017-5-24 14:16
[求助] Systemverilog接口问题,求指教,谢谢~ attach_img  ...2 qinzongqing 2012-12-16 107431 flo2008r 2017-5-23 21:13
[讨论] 混仿后仿真时反标的问题 sunrisewu 2016-4-9 33043 IC_ant 2017-5-22 04:13
[求助] 在程序中local和protect是什么意思 天涯_0 2017-5-21 11841 shaoqingtju 2017-5-21 21:49
[求助] ovl_value_coverage 用法求助 beny75 2017-5-20 01873 beny75 2017-5-20 15:10
[求助] 【求助】The UVM Primer_第十二章_有关get_op()重载的问题 宋晨 2017-5-19 11967 宋晨 2017-5-19 10:13
[求助] LINUX虚拟机环境下 modelsim 和 Verdi 环境变量 应该怎么共存呀 Eagleson 2017-5-17 12256 gaurson 2017-5-18 17:20
[求助] 请教UVM多个field不在同一个文件的寄存器模型如何搭建? luyaker 2015-10-19 24657 zgl5566 2017-5-18 17:20
[求助] VCS分布式编译 具体怎么弄的,求大神帮忙? zhangyewen 2017-5-16 63404 zhangyewen 2017-5-17 09:52
[讨论] IC类求职网站平台汇总,欢迎补充 qwer126 2017-5-16 01774 qwer126 2017-5-16 08:39
[求助] 求图像处理方面的资料 mgxican 2017-5-12 01944 mgxican 2017-5-12 17:23
[求助] linux下同时安装了formality的不同版本,如何选择运行哪个 似水如烟 2017-5-12 12093 wythelin 2017-5-12 13:10
悬赏 [原创] HSPICE中用VEC文件的问题 - [悬赏 70 信元资产] attachment husi2010 2011-2-27 711947 charle_song 2017-5-12 12:54
[求助] 新人刚学sv,想问一下怎么用sv和verilog连接端口? imk333lp 2017-4-22 73396 jyqwswj 2017-5-9 15:32
[求助] 请问哪些EDA tool支持分布式运行? myhope0928 2017-4-20 11885 myhope0928 2017-5-7 20:56
[原创] 请问VCS支持分布式运行吗?如果设计足够大,会不会因为内存不足,仿真不起来? myhope0928 2017-4-20 12086 myhope0928 2017-5-7 20:55
[转贴] 阿尔达时间常数公式:从源头遏制电子垃圾之殇的标准设计公式 一枚扫地僧 2017-5-5 02135 一枚扫地僧 2017-5-5 23:41
[求助] 求助:sequence如何给transfer中的动态数组赋值? oscillator_cn1 2013-5-16 52924 大龙猫 2017-5-5 11:17
[求助] 请教systemverilog中有获取系统时间的函数么? attach_img open82977352 2017-5-3 46040 open82977352 2017-5-5 10:42
[求助] 关于芯片FW测试的疑问,请大侠支招 Q弹小柚子 2017-5-4 02059 Q弹小柚子 2017-5-4 13:50
[求助] 【求助】uvm新手求教关于uvm寄存器2个配置总线的构建方法 kalelshey 2017-5-1 11850 zgl5566 2017-5-3 15:53
[求助] system verilog virtual函数 dyytx 2017-4-28 31693 zgl5566 2017-5-3 15:44
[求助] 验证寄存器不可写0,只可写1或只读功能时,如何写testbench 1027199631 2017-4-28 12413 zgl5566 2017-5-3 15:08
[资料] specify的用法 attachment  ...2 lyq2966 2012-10-22 115609 zycfight 2017-5-3 10:48
[原创] 集成电路设计完整流程工具链 digest  ...2 jchwei 2015-10-6 116397 努力的小七 2017-5-2 13:14
[求助] nc save checkpoint问题 chenfengrugao 2017-4-26 01886 chenfengrugao 2017-4-26 15:51
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-8 06:15 , Processed in 0.026077 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块