IC验证讨论今日: 0|主题: 6907|排名: 11

1 ... 104 105 106 107108109 110 111 ... 198 / 198 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[资料] ic	SCWX2016 2017-4-25	02090	SCWX2016 2017-4-25 10:45
[求助] PrimeTime新手问题求助：PT如何读入edif格式网表文件	Candy芊韵 2017-4-24	02384	Candy芊韵 2017-4-24 14:55
[讨论] 为什么IC设计使用的是c-shell而不是bash呢？	ajzcr 2015-3-30	43222	ralphtwtw 2017-4-22 23:50
[求助] 真心求解bash和csh的不同之处	fyong30 2011-10-21	22533	ralphtwtw 2017-4-22 23:36
[求助] vcs编译问题	aleck_2626 2017-4-21	02380	aleck_2626 2017-4-21 23:26
[求助] 有人用过windows下的systemVerilog的插件SVeditor么?	open82977352 2017-4-20	32356	open82977352 2017-4-21 09:32
[求助] 在verdi支持sv	izhouhai 2016-1-28	24206	izhouhai 2017-4-20 17:43
[原创] Cadence incisiv10.20的Crack方法分享 ...2 3 4	chenfengrugao 2012-7-4	3617936	vasa 2017-4-19 13:16
[讨论] uvm 寄存器模型覆盖率	juzhimin 2017-4-18	02587	juzhimin 2017-4-18 23:16
[求助] 仿真遇到的一个诡异问题 ...2	ccxqn 2017-3-30	103492	ccxqn 2017-4-18 22:26
[求助] 如何验证soc中的clk模块和低功耗相应的功能	summerxyc 2017-4-18	01902	summerxyc 2017-4-18 09:55
[求助] DVE图形界面显示乱码	shiningjg 2017-3-22	72699	zwyw 2017-4-17 23:57
[求助] verilog模块内部寄存器初始化	似水如烟 2017-4-11	23076	kuolifeng 2017-4-17 10:28
[讨论] scl_v11.5安装遇到的问题	江湖浮萍 2017-3-26	22027	yvhksovo 2017-4-15 15:22
[求助] 求助:关于验证仿真生成的function coverage report	huluxing123 2017-4-8	12182	kaizige521 2017-4-13 08:39
[求助] sequence中randomize是在哪个阶段执行的？	xjtuboy1 2017-4-11	11861	kaizige521 2017-4-13 08:35
[求助] fork.......join_none 中线程的执行问题	天涯_0 2017-4-11	11979	kaizige521 2017-4-13 08:31
[讨论] “SystemVerilog测试平台编写指南”初学者怎么看这本书比较好	小科白菜 2017-4-10	92522	kaizige521 2017-4-13 08:16
[求助] 求助：uvm_do_with如何给一个动态数组赋值 ...2	oscillator_cn1 2012-6-28	1213827	FLYBEAN2010 2017-4-12 21:09
[求助] prober uf 200测试完的map图是什么格式	最后一只恐龙 2017-4-11	02010	最后一只恐龙 2017-4-11 10:57
[求助] vcs后仿真sdf貌似未读入相关问题	cei527 2013-1-5	44678	mndzjsjczex 2017-4-11 09:06
[求助] 加什么选项可以让vcs 屏蔽无用的信息	zlyld 2017-4-7	22677	mndzjsjczex 2017-4-11 09:04
[求助] cadence ic610 的license运行有错，提示如下，求大神指教	模拟电路入门者 2017-4-8	01999	183379533 2017-4-8 14:51
[求助] 如何用vcs编译verilog+vhdl	ckzuan 2012-5-3	814501	shengnanli 2017-4-7 09:58
[原创] 将Primitive 转为Verilog描述	jianway 2013-2-25	12622	ralphtwtw 2017-4-6 11:55
[原创] 将Primitive 转为Verilog描述补附件	jianway 2013-2-25	22409	ralphtwtw 2017-4-6 11:53
[求助] 仿真遇到的相同module 名但是不同内容，需要在不同地方实例化的问题	jojofly 2017-4-1	21834	jojofly 2017-4-5 12:08
[求助] ubuntu16.04 + VCS2014.12	ue11 2016-6-10	12903	zhang9yeah 2017-4-3 23:18
[求助] 网表仿真出错	sophia清影 2017-3-31	21979	nativeda 2017-4-1 22:20
[求助] ubuntu 11.10 安装 vcs 2011，运行vcs出错，信息/bin/sh: Illegal option -h ...2	lara9554 2012-5-18	1313612	kimluanpklu 2017-4-1 17:57
[原创] DVCon中国区会议征文	acgoal 2016-9-1	13399	dubu113 2017-4-1 01:39
[讨论] 数字验证工程师的门槛。	547420883 2017-3-22	83502	547420883 2017-3-29 12:39
[求助] VCS验证软件为什么要分成compiler，simulator，debugger三个步骤	恐怖分子 2016-4-15	12982	cikulangsat 2017-3-29 08:30
[求助] conne_phase时connect_interface问题请教	zfgu 2017-3-23	82040	gaurson 2017-3-28 16:45
[求助] 求助FPGA！！	happy_SINGLE 2017-3-9	41971	flyover_xiao 2017-3-28 14:00

1 ... 104 105 106 107108109 110 111 ... 198 / 198 页下一页

IC验证讨论今日: 0|主题: 6907|排名: 11

快速发帖

浏览过的版块

站长推荐 /1

IC验证讨论 今日: 0|主题: 6907|排名: 11

快速发帖

浏览过的版块

站长推荐 /1

IC验证讨论今日: 0|主题: 6907|排名: 11