在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1702|回复: 2

[求助] 全定制电路仿真 求助

[复制链接]
发表于 2017-6-18 13:52:35 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 xielinfeng 于 2017-6-18 14:52 编辑

有使用VCS仿真器对Virtuoso生成的网表文件(.v文件,不带sdf)进行功能仿真呀?能这么玩吗?以前一直进行半定制ASIC的验证,从来没有进行过全定制电路仿真,不知道这条路能走通不?求大牛指教,谢谢!ps. 没有模拟,都是数字的哈。
发表于 2017-6-21 09:56:36 | 显示全部楼层
virtuoso不是cadence公司的吗,最好是用一个公司的数字仿真平台,即ius。两家部分sv语法不兼容。
验证一般分为前仿和后仿。没明白你说的意思,是没做过网表仿真吗?
发表于 2017-6-21 13:17:38 | 显示全部楼层
是不是gate level simulation。一般意义不大,formality 或lec能解决大部分问题。主要是看有没有x propogate。挺费时间的,一般加上sdf后,时间是rtl的几十倍。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 20:42 , Processed in 0.021678 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表