在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
收藏本版 (111)|订阅

IC验证讨论 今日: 5 |主题: 6940|排名: 31 

大家测试ADC的时候用什么滤波器呢 seetoo 2009-8-27 13841 bjtwky 2017-8-24 16:04
[求助] 还要base sequence吗? yuanpin318 2017-8-24 12031 luyuan_0922 2017-8-24 15:20
[求助] 求分享一个叫router的lib,systemverilog相关的 - [悬赏 10 信元资产] nqwl 2017-8-16 21691 ever4ever 2017-8-24 13:18
[求助] pure virtual funtion yuanpin318 2017-8-21 22011 lyu 2017-8-23 20:06
[求助] 全定制的ASIC能不能用UVM去验证呢? zsj230713 2017-8-9 42555 timtim03 2017-8-23 07:54
[求助] 什么叫corner case? yuanpin318 2017-8-21 38187 jimbo1006 2017-8-22 15:09
[求助] $onehot 和 $onehot0的区别 yuanpin318 2017-8-15 24374 kaizige521 2017-8-21 17:19
[求助] UVM sequence中如何插入复位 dongdongic 2014-10-22 74573 金大吉 2017-8-21 14:13
[求助] VCS+verdi debug,VCS编译无法通过  ...23 ICSYS 2014-3-17 2211988 gxlong 2017-8-21 10:34
[招聘] Synopsys 内推机会! wanderhao 2017-8-18 02962 wanderhao 2017-8-18 15:56
[求助] uvm1.2 1.1 的区别 yuanpin318 2017-8-17 02083 yuanpin318 2017-8-17 16:52
[求助] system verilog package的使用 naonaoli 2017-8-16 12072 卡莫拉内西 2017-8-16 16:59
[求助] leda 现在换了? yuanpin318 2017-8-15 01917 yuanpin318 2017-8-15 20:42
[原创] 请教case hung住的处理 atlandis 2017-8-15 82531 atlandis 2017-8-15 17:20
[求助] cover property yuanpin318 2017-8-14 12352 qyxu1979 2017-8-14 16:01
[其它] IC验证公众账号推荐 tyxuanyuanlx 2016-6-29 54515 nanfeng237 2017-8-8 17:46
[求助] shell脚本中for循环打开文件夹的问题 冰馨若颜 2017-7-20 83133 jiegeng66 2017-8-7 15:35
[求助] 求助 virtuoso 可以自动修正offgrid问题吗?  ...2 liamy2009 2010-8-5 1514621 萍萍可以不吃馕 2017-8-6 19:06
[求助] 求助大神UVM验证问题 走进内心 2017-7-27 52760 yuanpin318 2017-8-3 17:04
[求助] 请教一个关于chartered 0.35um工艺lvs的问题 Langrange 2010-8-20 73955 lijiali_baby 2017-8-2 10:48
[求助] cadence里check and save原理图退出 wangyyxx 2017-8-1 02429 wangyyxx 2017-8-1 15:01
[求助] SV里inout类型在clocking block中的延迟是怎么算的 defera 2017-7-31 02452 defera 2017-7-31 19:24
[求助] SV的事件调度流程图,看不懂呀。。。 小科白菜 2017-7-27 32906 liangxu1986 2017-7-28 17:33
[求助] verilog(or SV)在run simulation时,可以访问到系统的物理内存里面的数据吗? asic_service 2017-7-28 01706 asic_service 2017-7-28 12:41
[招聘] Cisco ASIC verfication 招聘 asic_wang 2017-7-20 12231 nativeda 2017-7-22 00:26
[求助] System Verilog通过DPI使用C memory块 xuhaoee 2017-7-21 12792 e_epsh 2017-7-21 18:29
[求助] vcs无法启动 defera 2017-7-19 23377 defera 2017-7-20 23:34
[求助] 使用open access databese的ic设计软件会给每个view保存一个.oa文件,怎么读取呢? hztzw 2017-7-20 02033 hztzw 2017-7-20 17:38
[求助] irun后跟参数,有-f 有+DEBUSSY等。请问这个-与+的区别 恐怖分子 2017-7-19 12778 swary 2017-7-20 08:29
[求助] 有没有达人在Ubuntu下安装过Sentaurus啊,可不可以发个安装方法出来啊!  ...234 kongkung 2011-8-2 3118112 羽蛇神 2017-7-19 22:22
[原创] 请教set_black_box的设置 atlandis 2017-7-19 01848 atlandis 2017-7-19 17:41
[原创] modelsim10.0d 混合编译syetem verilog和c代码时错误更正 guolehaohao 2013-8-19 34596 tezhi 2017-7-17 21:42
[求助] 验证时只想给部分rtl加specify,谢谢  ...2 haimo 2017-7-4 115888 haimo 2017-7-17 10:21
[求助] 求助:Verdi如何利用脚本自动加载波形??  ...2 yushuiyang1986 2012-7-2 1313778 jiegeng66 2017-7-14 14:43
[求助] Help: Cadence TestBuilder daheiguo 2017-7-13 01940 daheiguo 2017-7-13 15:05
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-12 14:45 , Processed in 0.027995 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块