EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› IC验证› IC验证讨论

IC验证讨论今日: 1 |主题: 6931|排名: 17

1 ... 105 106 107 108109110 111 112 ... 199 / 199 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 仿真遇到的一个诡异问题 ...2	ccxqn 2017-3-30	103595	ccxqn 2017-4-18 22:26
[求助] 如何验证soc中的clk模块和低功耗相应的功能	summerxyc 2017-4-18	01939	summerxyc 2017-4-18 09:55
[求助] DVE图形界面显示乱码	shiningjg 2017-3-22	72760	zwyw 2017-4-17 23:57
[求助] verilog模块内部寄存器初始化	似水如烟 2017-4-11	23131	kuolifeng 2017-4-17 10:28
[讨论] scl_v11.5安装遇到的问题	江湖浮萍 2017-3-26	22081	yvhksovo 2017-4-15 15:22
[求助] 求助:关于验证仿真生成的function coverage report	huluxing123 2017-4-8	12212	kaizige521 2017-4-13 08:39
[求助] sequence中randomize是在哪个阶段执行的？	xjtuboy1 2017-4-11	11891	kaizige521 2017-4-13 08:35
[求助] fork.......join_none 中线程的执行问题	天涯_0 2017-4-11	12027	kaizige521 2017-4-13 08:31
[讨论] “SystemVerilog测试平台编写指南”初学者怎么看这本书比较好	小科白菜 2017-4-10	92577	kaizige521 2017-4-13 08:16
[求助] 求助：uvm_do_with如何给一个动态数组赋值 ...2	oscillator_cn1 2012-6-28	1214013	FLYBEAN2010 2017-4-12 21:09
[求助] prober uf 200测试完的map图是什么格式	最后一只恐龙 2017-4-11	02027	最后一只恐龙 2017-4-11 10:57
[求助] vcs后仿真sdf貌似未读入相关问题	cei527 2013-1-5	44727	mndzjsjczex 2017-4-11 09:06
[求助] 加什么选项可以让vcs 屏蔽无用的信息	zlyld 2017-4-7	22731	mndzjsjczex 2017-4-11 09:04
[求助] cadence ic610 的license运行有错，提示如下，求大神指教	模拟电路入门者 2017-4-8	02033	183379533 2017-4-8 14:51
[求助] 如何用vcs编译verilog+vhdl	ckzuan 2012-5-3	814596	shengnanli 2017-4-7 09:58
[原创] 将Primitive 转为Verilog描述	jianway 2013-2-25	12626	ralphtwtw 2017-4-6 11:55
[原创] 将Primitive 转为Verilog描述补附件	jianway 2013-2-25	22445	ralphtwtw 2017-4-6 11:53
[求助] 仿真遇到的相同module 名但是不同内容，需要在不同地方实例化的问题	jojofly 2017-4-1	21872	jojofly 2017-4-5 12:08
[求助] ubuntu16.04 + VCS2014.12	ue11 2016-6-10	12941	zhang9yeah 2017-4-3 23:18
[求助] 网表仿真出错	sophia清影 2017-3-31	22013	nativeda 2017-4-1 22:20
[求助] ubuntu 11.10 安装 vcs 2011，运行vcs出错，信息/bin/sh: Illegal option -h ...2	lara9554 2012-5-18	1313741	kimluanpklu 2017-4-1 17:57
[原创] DVCon中国区会议征文	acgoal 2016-9-1	13479	dubu113 2017-4-1 01:39
[讨论] 数字验证工程师的门槛。	547420883 2017-3-22	83568	547420883 2017-3-29 12:39
[求助] VCS验证软件为什么要分成compiler，simulator，debugger三个步骤	恐怖分子 2016-4-15	13009	cikulangsat 2017-3-29 08:30
[求助] conne_phase时connect_interface问题请教	zfgu 2017-3-23	82102	gaurson 2017-3-28 16:45
[求助] 求助FPGA！！	happy_SINGLE 2017-3-9	42024	flyover_xiao 2017-3-28 14:00
[求助] ADC 里的reference buffer 作用是什么？	464893214 2017-3-27	13366	popfly51 2017-3-28 11:31
[求助] UVM的driver驱动信号为什么用非阻塞赋值？	smfree 2017-3-27	02580	smfree 2017-3-27 23:14
[求助] system Verilog的类中的virtual和pure virtual 类有什么分别，各自有什么作用，谢谢	天涯_0 2017-3-25	12399	lx2116 2017-3-25 16:16
[求助] 关于csh中set和setenv的疑问	logue 2017-3-23	01810	logue 2017-3-23 21:43
[求助] NC是不是不支持参数化的class？	logue 2017-3-22	22204	logue 2017-3-23 21:30
[求助] UVM中的connect_phase的执行顺序	天涯_0 2017-3-19	23670	天涯_0 2017-3-22 16:03
[求助] 关于cadence设置以时间为变量进行仿真的问题	13140210064 2017-3-22	02276	13140210064 2017-3-22 12:16
[求助] sv使用dpi遇到的问题	betgodlike 2017-3-22	11903	lx2116 2017-3-22 11:34
[求助] NC 中有类似 $init_signal_spy 和 $hdl_xmr 的 task吗？	beny75 2017-3-19	12488	beny75 2017-3-20 23:07

1 ... 105 106 107 108109110 111 112 ... 199 / 199 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

IC验证讨论今日: 1 |主题: 6931|排名: 17

快速发帖

浏览过的版块

站长推荐 /1

IC验证讨论 今日: 1 |主题: 6931|排名: 17

快速发帖

浏览过的版块

站长推荐 /1

IC验证讨论今日: 1 |主题: 6931|排名: 17