IC验证讨论今日: 0|主题: 6948|排名: 32

1 ... 105 106 107 108109110 111 112 ... 199 / 199 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] 请问VCS支持分布式运行吗？如果设计足够大，会不会因为内存不足，仿真不起来？	myhope0928 2017-4-20	12203	myhope0928 2017-5-7 20:55
[转贴] 阿尔达时间常数公式：从源头遏制电子垃圾之殇的标准设计公式	一枚扫地僧 2017-5-5	02361	一枚扫地僧 2017-5-5 23:41
[求助] 求助：sequence如何给transfer中的动态数组赋值？	oscillator_cn1 2013-5-16	53144	大龙猫 2017-5-5 11:17
[求助] 请教systemverilog中有获取系统时间的函数么？	open82977352 2017-5-3	46307	open82977352 2017-5-5 10:42
[求助] 关于芯片FW测试的疑问，请大侠支招	Q弹小柚子 2017-5-4	02200	Q弹小柚子 2017-5-4 13:50
[求助] 【求助】uvm新手求教关于uvm寄存器2个配置总线的构建方法	kalelshey 2017-5-1	11992	zgl5566 2017-5-3 15:53
[求助] system verilog virtual函数	dyytx 2017-4-28	31843	zgl5566 2017-5-3 15:44
[求助] 验证寄存器不可写0，只可写1或只读功能时，如何写testbench	1027199631 2017-4-28	12735	zgl5566 2017-5-3 15:08
[资料] specify的用法 ...2	lyq2966 2012-10-22	115987	zycfight 2017-5-3 10:48
[原创] 集成电路设计完整流程工具链精华3 ...2	jchwei 2015-10-6	116690	努力的小七 2017-5-2 13:14
[求助] nc save checkpoint问题	chenfengrugao 2017-4-26	02026	chenfengrugao 2017-4-26 15:51
[资料] ic	SCWX2016 2017-4-25	02272	SCWX2016 2017-4-25 10:45
[求助] PrimeTime新手问题求助：PT如何读入edif格式网表文件	Candy芊韵 2017-4-24	02511	Candy芊韵 2017-4-24 14:55
[讨论] 为什么IC设计使用的是c-shell而不是bash呢？	ajzcr 2015-3-30	43499	ralphtwtw 2017-4-22 23:50
[求助] 真心求解bash和csh的不同之处	fyong30 2011-10-21	22708	ralphtwtw 2017-4-22 23:36
[求助] vcs编译问题	aleck_2626 2017-4-21	02489	aleck_2626 2017-4-21 23:26
[求助] 有人用过windows下的systemVerilog的插件SVeditor么?	open82977352 2017-4-20	32525	open82977352 2017-4-21 09:32
[求助] 在verdi支持sv	izhouhai 2016-1-28	24403	izhouhai 2017-4-20 17:43
[原创] Cadence incisiv10.20的Crack方法分享 ...2 3 4	chenfengrugao 2012-7-4	3618733	vasa 2017-4-19 13:16
[讨论] uvm 寄存器模型覆盖率	juzhimin 2017-4-18	02823	juzhimin 2017-4-18 23:16
[求助] 仿真遇到的一个诡异问题 ...2	ccxqn 2017-3-30	103812	ccxqn 2017-4-18 22:26
[求助] 如何验证soc中的clk模块和低功耗相应的功能	summerxyc 2017-4-18	02077	summerxyc 2017-4-18 09:55
[求助] DVE图形界面显示乱码	shiningjg 2017-3-22	72947	zwyw 2017-4-17 23:57
[求助] verilog模块内部寄存器初始化	似水如烟 2017-4-11	23255	kuolifeng 2017-4-17 10:28
[讨论] scl_v11.5安装遇到的问题	江湖浮萍 2017-3-26	22283	yvhksovo 2017-4-15 15:22
[求助] 求助:关于验证仿真生成的function coverage report	huluxing123 2017-4-8	12347	kaizige521 2017-4-13 08:39
[求助] sequence中randomize是在哪个阶段执行的？	xjtuboy1 2017-4-11	12011	kaizige521 2017-4-13 08:35
[求助] fork.......join_none 中线程的执行问题	天涯_0 2017-4-11	12137	kaizige521 2017-4-13 08:31
[讨论] “SystemVerilog测试平台编写指南”初学者怎么看这本书比较好	小科白菜 2017-4-10	92713	kaizige521 2017-4-13 08:16
[求助] 求助：uvm_do_with如何给一个动态数组赋值 ...2	oscillator_cn1 2012-6-28	1214328	FLYBEAN2010 2017-4-12 21:09
[求助] prober uf 200测试完的map图是什么格式	最后一只恐龙 2017-4-11	02100	最后一只恐龙 2017-4-11 10:57
[求助] vcs后仿真sdf貌似未读入相关问题	cei527 2013-1-5	44833	mndzjsjczex 2017-4-11 09:06
[求助] 加什么选项可以让vcs 屏蔽无用的信息	zlyld 2017-4-7	22886	mndzjsjczex 2017-4-11 09:04
[求助] cadence ic610 的license运行有错，提示如下，求大神指教	模拟电路入门者 2017-4-8	02118	183379533 2017-4-8 14:51
[求助] 如何用vcs编译verilog+vhdl	ckzuan 2012-5-3	814843	shengnanli 2017-4-7 09:58

1 ... 105 106 107 108109110 111 112 ... 199 / 199 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

IC验证讨论今日: 0|主题: 6948|排名: 32

快速发帖

浏览过的版块

站长推荐 /2

IC验证讨论 今日: 0|主题: 6948|排名: 32

快速发帖

浏览过的版块

站长推荐 /2

IC验证讨论今日: 0|主题: 6948|排名: 32