混仿后仿真时反标的问题

sunrisewu · 发表于 2016-4-9 10:00:33

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 sunrisewu 于 2016-4-9 10:03 编辑

1. 混合仿真的前仿（模拟前端SPICE网表+数字前端RTL）已经通过
2. 混合仿真的部分后仿（模拟前端SPICE网表+数字后端网表+SDF）已经通过
3. 混合仿真的部分后仿（模拟后端网表+数字前端RTL）已经通过
4. 混合仿真的部分后仿（模拟后端网表+数字后端网表）已经通过
5. 混合仿真纯后仿（模拟后端网表+数字后端网表+SDF）编译错误。

目前项目顶层是模拟，里面调用了数字模块。仿真工具是XA+VCS。现在进行到步骤5时，反标SDF时报找不到数字模块，看上去像是路径设置错误，但是2是能过的，所以应该不是路径问题。

请教各位，混仿的纯后仿大家咋跑的？多谢！

sunrisewu · 发表于 2016-4-9 11:03:43

本帖最后由 sunrisewu 于 2016-4-9 11:04 编辑

已经解决了。应该是VCS对layout后的模拟网表支持不好吧，识别不到路径，把SDF反标写进数字网表中就好了，不要像通常的做法一样把反标写在Testbenc上。

PS：可能是我人品不好，在EETOP问了这么多问题，没有一个得到过正确答案，最终都是自己摸索出来。蛋疼。

sunrisewu · 发表于 2016-4-9 11:05:23

已经解决了。

VCS自身不好用。

IC_ant · 发表于 2017-5-22 04:13:27

小弟最近也在为混合后仿搞的摸不着头脑, 其实纯后仿的话直接提取版图上全部物理参数后用Full-spice的方法仿真就好了. 缺点就是非常的忄曼....
不知大哥您是否赞同...

[讨论] 混仿后仿真时反标的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2