在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (109) |订阅

IC验证讨论 今日: 3 |主题: 6912|排名: 19 

悬赏 [求助] 如何用sv语言中的函数定义一个多域的寄存器。 - [已解决] attach_img  ...2 zhouyang123 2017-12-4 196793 zhouyang123 2017-12-15 14:21
[求助] 【求助】vcs如何调用verdi gui401 2017-12-4 84293 churchmice 2017-12-14 09:45
[求助] 一个完整的验证代码分为几块 乐在其中296 2017-12-2 11982 iNostory 2017-12-13 15:26
[求助] synopsys_sim.setup求助 极寒领域 2017-6-7 13971 海上花 2017-12-8 14:39
[求助] 如何用verdi打开kdb文件 simonhqz 2017-12-5 24852 simonhqz 2017-12-8 14:11
[求助] 求S公司SystemVerilog Testbench Lab Guide 对应的data file 乐在其中296 2017-12-8 02556 乐在其中296 2017-12-8 10:51
[求助] Hardent for UVM materials request eslamgoad 2017-12-6 32404 小科白菜 2017-12-8 09:07
[讨论] 关于自己写的lvs文件的验证问题 红色舞蹈鞋 2017-12-7 23291 红色舞蹈鞋 2017-12-7 15:24
[求助] SOC验证 18842568746 2017-12-6 02442 18842568746 2017-12-6 16:51
[求助] 求一个apb_montior代码 zhouyang123 2017-12-6 01810 zhouyang123 2017-12-6 14:58
[求助] 类型向下转换$cast 乐在其中296 2017-12-3 22451 nativeda 2017-12-5 20:21
[求助] 约束块constraint 的名字 乐在其中296 2017-12-2 62703 cillman 2017-12-4 22:17
[求助] HELP:什么情况下仿真会在“0”时刻停止?  ...2 oscillator_cn1 2013-3-15 178305 xidianstudent 2017-12-4 20:11
[求助] 一个完整的验证代码分为几块 乐在其中296 2017-12-2 32470 乐在其中296 2017-12-4 15:27
[求助] 元素的和 attach_img 乐在其中296 2017-11-27 72364 kalwen 2017-12-3 11:48
[求助] config用法 attach_img 乐在其中296 2017-11-25 53410 1831608698 2017-12-2 19:38
悬赏 [求助] 求一个specman e的ctags配置文件 - [悬赏 2 信元资产] zhangdeshuai 2017-11-29 12431 1831608698 2017-12-2 19:36
[求助] #0时延 乐在其中296 2017-11-29 32612 nativeda 2017-12-1 22:46
[求助] 使用时钟块的接口 乐在其中296 2017-11-28 73690 nativeda 2017-12-1 20:59
[求助] 想问问为什么sample()不对 mlqe 2015-8-12 32384 547420883 2017-12-1 12:33
[求助] 有关学习lvs的文件 红色舞蹈鞋 2017-11-30 02024 红色舞蹈鞋 2017-11-30 17:52
[求助] 在case怎么获取uvm寄存器模型当前指向参数的地址 小五666 2017-11-30 11900 小五666 2017-11-30 16:39
[求助] 断言的使用 乐在其中296 2017-11-28 22262 乐在其中296 2017-11-29 16:10
[求助] assertion 变量时间的延迟,怎么coding VPN_chip_design 2017-11-23 73667 VPN_chip_design 2017-11-29 13:13
[讨论] UVM中如何在uvm_object或着其派生类中使用config_db机制传递信息  ...2 lx2116 2016-12-23 115412 zxm92 2017-11-28 16:12
[求助] 关于UVM局部uvm_set_verbosity的疑问  ...2 gyuek 2017-11-20 115985 shaoqingtju 2017-11-28 14:39
[求助] cadence ic 617仿真失败 hades4438 2017-11-13 16548 开火车的小蓝莓 2017-11-28 00:29
[求助] 元素的和 乐在其中296 2017-11-27 01533 乐在其中296 2017-11-27 10:26
[求助] 问个uvm config 的set和get的问题 naonaoli 2017-11-22 62708 naonaoli 2017-11-27 09:00
悬赏 [求助] HSPICE仿真问题 - [悬赏 5 信元资产] attach_img chengruiqi 2017-11-27 02393 chengruiqi 2017-11-27 00:39
[原创] 转做模拟版图和数字后端  ...2 viitek 2016-5-4 115653 viitek 2017-11-26 13:19
[原创] 有没有用verilog写testbench的  ...2 edana 2017-11-23 105021 superman008 2017-11-25 20:03
[原创] 请教uvm的多进程设置?  ...23 atlandis 2017-10-30 218782 atlandis 2017-11-25 16:48
[求助] WHDL UVM materials reguest eslamgoad 2017-11-24 02812 eslamgoad 2017-11-24 18:08
[求助] 有没有关于test writer可以学习的好资料? 小科白菜 2017-11-20 92489 小科白菜 2017-11-23 15:32
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-14 23:26 , Processed in 0.023248 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块