driver中信号时序构造不对，求助高手帮忙看看，谢谢。

gxlong

在interface中有2个信号：i_aes_en和i_rekey_en，均是dut的输入. 希望driver可以构造出如下时序：
1）当i_aes_en有效时，i_rekey_en可以有效；
2）当i_rekey_en有效时，i_aes_en必须有效；
请问一下，下面截图代码是针对2）的，为啥波形上看会不成功呢？

                               
登录/注册后可看大图

najiuzheyangba

当i_rekey_en有效时，i_aes_en拉为high了啊，你的意思是当i_rekey_en为low时，i_aes_en也要为low？

飞飞学飞

当i_rekey_en有效时，i_aes_en必须有效，代码为
if(i_rekey_en == 1)    begin
     //CHN：注意不能在等待一个时钟周期
     i_aes_en <= 1'b1;
end

gxlong

回复 2# najiuzheyangba
不是要去i_rekey_en为低时，i_aes_en也为低。可以理解为i_aes_en是一个随机信号，i_rekey_en只能在i_aes_en为高时，才能为高。

gxlong

回复 3# 飞飞学飞
去掉那个@（vif.drv_cb）也不行，后来有人建议在Interface中赋值好像可以了。在Interface中添加了下面的代码：
   

                               
登录/注册后可看大图

idealm

按照3楼的方法并且把上面的判断if(vif.i_rekey_en == 1'b1)改为if(vif.drv_cb.i_rekey_en == 1'b1)试试呢？你应该是drv_cb有延时，导致判断的时候采不到吧？