在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: nano_dv

[求助] leda检查FPGA问题

[复制链接]
发表于 2017-4-12 09:26:01 | 显示全部楼层
1.拷贝ISE/Vivado工具目录下VHDL/unisims文件夹下的4个.vhd文件到Leda工程目录下(直接拷贝unisims文件夹)
        2.编译库:leda -c -work UNISIM unisims/unisim_*.vhd -mkk
                这一步编译unisim库,库的逻辑名为 UNISIM,物理地址为./UNISM
        3.编译设计文件并运行Leda检查:leda -top <design_top> -work WORK -f <file_list> -config config.tcl
                <design_top> 顶层模块名
                <file_list>所有设计文件的列表(带有路径,可以是相对路径)
                config.tcl 里指定检查的规则
        4.确保plibs中映射关系正确,如在Demo工程的文件结构下,plibs的内容如下
                WORK      ./WORK
                UNISIM    ./UNISIM
                每一行映射一个库,左边是库的逻辑名,右边是库的物理地址
发表于 2017-6-21 08:53:02 | 显示全部楼层
。。。。
发表于 2018-3-8 14:03:51 | 显示全部楼层
在学习leda中
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 17:53 , Processed in 0.018603 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表