手机号码,快捷登录
找回密码
登录 注册
您需要 登录 才可以下载或查看,没有账号?注册
Hi:
请教一个问题:
verilog(or SV)在run simulation时,有没有任何的方法,让我的test bench 可以访问到系统的物理内存(计算机内存条里面的数据)里面的数据?
谢谢
举报
本版积分规则 发表回复 回帖后跳转到最后一页
查看 »
小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2024-11-15 07:40 , Processed in 0.012610 second(s), 7 queries , Gzip On, Redis On.