在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: winever

[资料] RTL Design Style Guide for Verilog HDL

[复制链接]
发表于 2017-4-1 00:22:35 | 显示全部楼层
好的,感谢分享资料
发表于 2017-4-4 21:22:11 | 显示全部楼层
good inf
发表于 2017-4-5 07:53:57 | 显示全部楼层
过来看看,
发表于 2017-4-18 15:03:33 | 显示全部楼层
终于找到了,多谢lz
发表于 2017-6-17 00:14:42 | 显示全部楼层
谢谢,最近正在研究coding sytle
发表于 2017-6-17 11:33:02 | 显示全部楼层
谢谢分享!
发表于 2017-8-11 11:24:53 | 显示全部楼层
下来看看
发表于 2017-8-11 11:34:08 | 显示全部楼层
这个很好,谢谢
发表于 2017-8-11 12:38:10 | 显示全部楼层
nice,谢谢分享
发表于 2017-8-12 05:42:46 | 显示全部楼层
thanks
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-2 12:32 , Processed in 0.026801 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表