设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › RTL Design Style Guide for Verilog HDL
1 ...3456789101112... 15下一页
返回列表 发新帖
楼主: winever

[资料] RTL Design Style Guide for Verilog HDL

[复制链接]
发表于 2017-2-24 21:55:05 | 显示全部楼层
回复 1# winever


   不错
回复 支持 反对

使用道具 举报

发表于 2017-2-25 00:03:19 | 显示全部楼层
分难找啊！支持一下啊
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

chatbq
发表于 2017-2-25 02:41:20 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

发表于 2017-3-5 09:05:19 | 显示全部楼层
thank you for the share
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2017-3-5 20:51:57 | 显示全部楼层
回复 1# winever


    好东西。。。
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2017-3-20 00:06:38 | 显示全部楼层
Very good book
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

ID2007
发表于 2017-3-21 16:31:47 | 显示全部楼层
©2006 by STARC
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2017-3-21 17:00:41 | 显示全部楼层
学习学些了
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2017-3-30 10:29:50 | 显示全部楼层
参考参考，看看有什么收获
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2017-3-30 10:59:53 | 显示全部楼层
thanks for sharing
回复 支持 反对

使用道具 举报

下一页 »
1 ...3456789101112... 15下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-17 02:57 , Processed in 0.015746 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表