在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: winever

[资料] RTL Design Style Guide for Verilog HDL

[复制链接]
发表于 2018-1-30 20:11:46 | 显示全部楼层
thnx!
发表于 2018-1-31 14:52:07 | 显示全部楼层
你好,谢谢
发表于 2018-2-4 21:18:51 | 显示全部楼层
学习了,谢谢。
发表于 2018-3-19 11:00:11 | 显示全部楼层
后端也要熟悉和学习!
发表于 2018-3-19 11:04:13 | 显示全部楼层
Thanks
发表于 2018-4-3 10:45:55 | 显示全部楼层
多谢分享!!
发表于 2018-4-5 12:07:32 | 显示全部楼层
thanks for sharing
发表于 2018-4-5 17:48:09 | 显示全部楼层
非常好的资料,非常感谢。。
发表于 2018-4-27 22:51:45 | 显示全部楼层
参考下,谢谢分享
发表于 2018-5-1 16:27:48 | 显示全部楼层
参考参考,看看有什么收益
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 06:46 , Processed in 0.020597 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表