设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › RTL Design Style Guide for Verilog HDL
1 ...67891011121314
返回列表 发新帖
楼主: winever

[资料] RTL Design Style Guide for Verilog HDL

[复制链接]
pancs
发表于 2019-11-12 15:32:02 | 显示全部楼层
参考学习一下
回复 支持 反对

举报

skyzhangzh
发表于 2020-5-11 09:34:24 | 显示全部楼层
非常不错的参考资料，值得大家去研究和学习。
回复 支持 反对

举报

zchdsp
发表于 2020-5-13 15:58:21 | 显示全部楼层
资料是不是已经有人发过了
回复 支持 反对

举报

xiaofuss111
发表于 2020-5-14 08:35:58 | 显示全部楼层
感谢楼主分享资料
回复 支持 反对

举报

bagshtag
发表于 2020-5-29 16:49:28 | 显示全部楼层
Thanks
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

mr1victor
发表于 2020-12-3 10:00:51 | 显示全部楼层
谢谢~~
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

hungon
发表于 2021-9-11 15:25:54 | 显示全部楼层
谢谢楼主
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

luofei2021
发表于 2022-4-30 16:48:54 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

nekitoz
发表于 2022-6-18 08:17:30 | 显示全部楼层
thank
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

zchdsp
发表于 2022-8-3 16:36:57 | 显示全部楼层
这个资料好像别人已经上传过了
回复 支持 反对

举报

1 ...67891011121314
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 02:18 , Processed in 0.027555 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表