设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › RTL Design Style Guide for Verilog HDL

1 ... 6 7 8 9 10 11 121314 / 14 页下一页

发新帖

楼主: winever

[资料] RTL Design Style Guide for Verilog HDL

发表于 2019-1-22 23:18:38 | 显示全部楼层

thanks

回复支持反对

发表于 2019-2-11 16:16:28 | 显示全部楼层

参考下

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2019-3-21 21:02:57 | 显示全部楼层

难得一见的好书，感谢

回复支持反对

爱吃马的草

发表于 2019-5-21 12:19:36 | 显示全部楼层

非常好的资料，谢谢啦！

回复支持反对

发表于 2019-5-21 16:23:23 | 显示全部楼层

参考一下，谢谢！！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-5-22 19:24:42 | 显示全部楼层

thanks for your sharing.

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2019-5-25 08:08:04 | 显示全部楼层

这个才是design rule

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-5-25 09:19:00 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2019-5-31 13:53:39 | 显示全部楼层

非常感謝！！！！！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-6-18 13:33:48 | 显示全部楼层

good resourse

回复支持反对

1 ... 6 7 8 9 10 11 121314 / 14 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-23 23:17 , Processed in 0.020727 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表