在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: winever

[资料] RTL Design Style Guide for Verilog HDL

[复制链接]
发表于 2016-9-15 20:53:31 | 显示全部楼层
下载了,非常不错
发表于 2016-12-28 10:50:08 | 显示全部楼层
回复 1# winever


    谢谢分享。。。。。。。。。。
发表于 2016-12-28 12:44:57 | 显示全部楼层
正好需要
发表于 2016-12-29 17:03:58 | 显示全部楼层
多谢分享
发表于 2017-2-13 18:36:30 | 显示全部楼层
感谢楼主,感谢原作分享者
发表于 2017-2-16 09:41:45 | 显示全部楼层
参考一下
发表于 2017-2-17 16:24:15 | 显示全部楼层
看着还不错
发表于 2017-2-17 16:25:13 | 显示全部楼层
看着还不错
发表于 2017-2-17 17:25:23 | 显示全部楼层
谢谢分享
发表于 2017-2-18 10:49:09 | 显示全部楼层
谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-6 11:00 , Processed in 0.021563 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表