设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › RTL Design Style Guide for Verilog HDL
12345678910... 14下一页
返回列表 发新帖
楼主: winever

[资料] RTL Design Style Guide for Verilog HDL

[复制链接]
nianjiewang
发表于 2016-1-23 18:23:56 | 显示全部楼层
感謝分享~~
回复 支持 反对

举报

asdmnbvc
发表于 2016-1-23 22:24:18 | 显示全部楼层
谢谢分享！！
回复 支持 反对

举报

fpga菜鸟
发表于 2016-1-24 11:23:24 | 显示全部楼层
参考下 谢谢
回复 支持 反对

举报

silencefpga
发表于 2016-1-24 13:08:29 | 显示全部楼层
回复 1# winever

谢谢，这个资料真的很实用
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

cytsou
发表于 2016-2-29 22:16:51 | 显示全部楼层
thanks for sharing
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

twieain
发表于 2016-3-8 14:47:29 | 显示全部楼层
学习学习
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

chuhanfengyun
发表于 2016-3-8 18:41:57 | 显示全部楼层
好资料，非常感谢楼主的分享！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

baotong
发表于 2016-3-18 22:32:06 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

gzdy
发表于 2016-3-22 10:30:57 | 显示全部楼层
赞，不错的资料，多谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

chriszbx
发表于 2016-6-6 20:53:59 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

下一页 »
12345678910... 14下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 01:29 , Processed in 0.020362 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表