数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 14 |主题: 30142|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 2 3 4 567 8 9 10 ... 57 / 57 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] 有朋友用过verisilicon的isp么，感觉好用么，PPA、IQ什么的	工大鱼肉 2022-10-27	01185	工大鱼肉 2022-10-27 09:45
[讨论] PCIE参考时钟与数据恢复时钟的关系 ...2	lianyou102 2015-11-18	1015251	yishuibihan 2022-10-19 19:11
[讨论] Verilog层级引用（hierarchical reference）有没有可综合的情况？	Topiler 2022-9-27	31733	Topiler 2022-10-8 19:22
[讨论] 奇分频时钟如何时序分析？	Anturze 2022-9-18	81666	navylin1 2022-10-7 10:16
[讨论] SD数据总线上的CRC Status描述在哪里？	Topiler 2022-5-15	21514	Topiler 2022-9-26 11:41
[讨论] 不推荐用Python等软件语言直接设计IC	九鼎 2018-4-26	93757	jasiachang 2022-9-12 09:26
[讨论] 为什么异步信号处理，经过两级DFF同步器就能起到消除亚稳态的作用？ ...2 3	yushuiyang1986 2012-12-27	2221092	kl_upc 2022-9-6 14:42
[讨论] 有了解赛灵思TSN IP的吗？	菜鸟要飞 2022-9-5	01286	菜鸟要飞 2022-9-5 11:15
[讨论] 这几句话就提现了流水线操作吗？	PayPal 2020-6-23	42620	PayPal 2022-9-4 20:30
[讨论] 关于US_8ths的设置	m8510a 2022-8-30	01414	m8510a 2022-8-30 09:39
[讨论] AMBA协议中 APB、AHB、AXI传输效率	zailushanglirui 2022-8-10	21492	冰峰漫步 2022-8-30 09:03
[讨论] 单比特信号跨时钟域传输的展波问题	569464525 2022-8-16	31368	navylin1 2022-8-16 13:51
[讨论] 聊一下AXI reg slice	mysoul 2022-3-18	62243	mysoul 2022-8-1 21:28
[讨论] 数字芯片架构的设计空间搜索方法	Leopold-Fitz 2022-7-28	01326	Leopold-Fitz 2022-7-28 10:45
[讨论] 问问大家否怎么使用time designer的？感觉用timegen很方便	cgssuccess 2013-9-21	911242	Topiler 2022-7-21 19:39
[讨论] 串并转换写成移位寄存器还是寻址寄存器比较好？ ...2	cqugjw 2013-6-28	116523	fengbohan1 2022-7-21 15:03
[讨论] 对clock设置set_clock_transition与时序分析	wangxuede220 2011-6-14	617818	背对背拥抱 2022-7-18 14:30
[讨论] GPIO是如何实现修改驱动电流的	suanxiucai 2022-3-26	31371	MicroEpzc 2022-7-5 16:19
[讨论] DC综合后出现的designware模块	junxliu 2022-7-4	11337	matrx 2022-7-4 18:05
[讨论] FPGA项目版本管理工具	weimeng4359 2016-8-1	34455	DerekXN 2022-6-25 07:32
[讨论] 废贴，请求版主删除。 - [阅读权限 10]- [悬赏 20 信元资产]	luoyanghero 2022-5-30	0190	luoyanghero 2022-6-5 07:09
[讨论] MIPS OCP to AHB桥接，带有verilog ...2 3 4	soelife 2012-7-26	3212282	vsop 2022-5-29 09:52
[讨论] 一级D触发器实现跨时钟域同步	tanjunjiang 2022-5-23	21655	tanjunjiang 2022-5-27 10:09
[讨论] retention register疑问	xiuxing056 2020-9-22	82647	Roysunal 2022-5-26 14:56
[讨论] verilog例化的时候使用M1 U_M1(.*)；这是自动匹配吗？	qizhrj 2022-5-25	11464	qizhrj 2022-5-25 18:48
[讨论] SD Host Controller v2.0中的“SDCD#”信号来源	Topiler 2022-5-17	61609	ayamitek 2022-5-19 09:13
[讨论] 关于Xilinx DDR IP的一些疑问	yuanqidefeng 2022-5-10	61636	wangque1020 2022-5-17 10:51
[讨论] 从硬件角度：学习计算机组成原理，那本中文教材最好？ ...2	harrytop11 2013-6-14	138371	tvman2015 2022-5-13 16:32
[讨论] ic/fpga 低级问题	liteng1123 2022-3-29	21578	liteng1123 2022-5-9 22:48
[讨论] 为什么数字设计大家都用 DC＋VCS，而不用NC＋RTL COMPILER／GENUS ？	nulll 2016-9-23	93278	andyme 2022-4-30 21:27
[讨论] 常用的verilog综合工具	singoryoung 2014-8-12	44603	AlexS 2022-4-30 11:31
[讨论] 数字iC设计中不同阶段的review主要关注什么	zjiankui 2021-9-22	11710	dodoee 2022-4-28 15:41
[讨论] 关于输出数据时，希望时钟沿可选的结构方案 [	桅杆 2022-4-19	11306	zqdc 2022-4-21 22:58
[讨论] verilog风格之always块写法的battle	秋刀鱼91 2022-4-8	81731	chenjn 2022-4-21 16:06
[讨论] Xilinx displayport_v9_0_syn_rfs.v 文件明显的Bug	goswami 2020-8-20	83279	quenii 2022-4-19 15:22

1 2 3 4 567 8 9 10 ... 57 / 57 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 14 |主题: 30142|排名: 6

快速发帖

站长推荐 /2