在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (399) |订阅

Layout讨论区 今日: 42 |主题: 11238|排名: 11 

[讨论] 求教一个mos管的画法 attach_img  ...2 koraul 2013-7-16 1213440 panpan73 2022-1-28 10:41
[讨论] virtuoso GLXL 慎行 2022-1-13 41817 楚卓清 2022-1-21 10:14
[讨论] LVS中option power net起到什么作用 qkyang 2022-1-17 21541 qkyang 2022-1-17 17:26
[讨论] 标准的PMOS管的NWELL接触可以悬空吗? 15240030967 2016-7-11 83344 maomao198477 2022-1-14 17:58
[讨论] 金属层的density必须要满足drc规则才可以吗 1oveyy 2022-1-10 43430 andy2000a 2022-1-11 10:05
[讨论] layout倒角有哪些好处和缺点 zgln1234 2012-9-19 67348 貌不可焱 2022-1-7 18:07
[讨论] 下层金属的天线效应可以往上层跳线解决,顶层金属怎么办? ericking0 2020-1-19 95173 ericking0 2022-1-2 09:39
[讨论] Synopsys 收购了 Laker ,有多少人使用laker画版图的?  ...23456..8 question23 2012-8-3 7542147 heng123 2021-12-30 16:21
[讨论] Family group 和Generate clone有什么不一样 新人帖 皮皮猪让你皮 2021-12-22 21649 98765432100000 2021-12-26 19:28
[讨论] 各代工厂各工艺节点特殊图层、结构、寄生、效应防护总结的合理性与必要性讨论  ...2 musclerush 2021-9-18 163738 enjoy545352 2021-12-22 18:09
[讨论] calibre xact p2p问题 ZMOS 2021-12-6 52024 ZMOS 2021-12-15 13:50
[讨论] 怎么看design rule文档 attach_img  ...2 Enzo_Tang 2018-3-9 116756 ss555566ss 2021-12-15 09:06
[讨论] 金属密度过大导致过刻蚀还是欠刻驶?  ...2 ZMOS 2021-10-15 133146 ZMOS 2021-12-14 09:37
[讨论] .sp格式的SPICE网表转线路问题 新人帖 mango. 2021-12-10 21339 mango. 2021-12-11 17:07
[讨论] 滤波电容分别接模拟电源和数字地 attach_img derek623606 2021-12-10 21407 石头遇见雪 2021-12-10 18:07
[讨论] layout 窗口打不开~ attach_img cj_181888888 2021-12-9 01966 cj_181888888 2021-12-9 11:35
[讨论] *** Calibre finished with Exit Code: 4 *** 新人帖 summership 2019-7-6 84258 立华奏 2021-12-1 08:51
[讨论] 带ring的PMOS和NMOS构成反相器,如何Layout? attach_img wild-mountain 2021-9-19 21771 wild-mountain 2021-11-28 08:51
[讨论] 版图中加了dummy电路怎么对应修改过lvs qianyizhe 2021-11-21 62251 453163787 2021-11-22 19:23
[讨论] CALIBRE P2P attach_img 大江南北 2021-11-8 92394 Lulu修 2021-11-18 16:23
[讨论] 关于Mentor的calibre drc compilation error 新人帖 attach_img zpyxing 2021-11-14 51602 zpyxing 2021-11-15 22:09
[讨论] 问一个mask放大倍数的问题 pph_cq 2021-11-5 31612 x020722 2021-11-15 19:32
[讨论] 电流镜版图折迭匹配多少长度最为适合? attach_img satokazuo 2012-1-17 47401 cellix_wxy 2021-11-8 17:54
[讨论] LVS 的global问题 apachee 2016-5-17 43706 fangwang85 2021-11-5 13:56
[讨论] 关于DRC、LVS报错 attach_img 末班车 2021-11-4 61633 carter_jim 2021-11-4 14:14
[讨论] 上海layout 三年经验能拿多少薪水?  ...2 空如梦 2016-9-29 168524 haoren007 2021-10-26 09:37
[讨论] 很多人画匹配电阻都会犯的错误!!版图中电阻匹配问题 attach_img moqqcn 2021-10-22 31672 bing_bing 2021-10-22 15:53
[讨论] 敏感电路版图隔离 attach_img  ...2 xy20190211 2021-6-29 103267 Hison 2021-10-21 13:20
[讨论] 使用wire-bond封装我们要画基板和Terminal的吗,如果要,怎么画? To70rO 2021-10-21 11605 To70rO 2021-10-21 11:36
[讨论] 逆向设计是违法的么?  ...2 173660575 2013-3-11 116208 xqchenac 2021-10-11 14:34
[讨论] BCD工艺 attachment  ...2 lianaissmec 2014-11-3 167942 thomas66 2021-10-2 20:20
[讨论] TOP连完线后,需要检查哪些注意事项?请各位老哥积极发言讨论 新人帖  ...2 zsen 2021-6-16 123230 CKH 2021-9-26 18:59
[讨论] 电容与MOS管 新人帖 xdgua 2021-9-23 11462 eebbgao 2021-9-23 18:26
[讨论] tsmc 工艺中pmos-rf管的NW层为什么有两个框? attach_img wild-mountain 2021-9-12 72703 wild-mountain 2021-9-19 23:10
[讨论] layout中shielding为什么一般都接vss  ...2 微笑向暖 2020-8-13 124888 数字后端的小白 2021-9-18 17:14
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-13 15:10 , Processed in 0.020398 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块