IC验证讨论今日: 3 |主题: 6546|排名: 19

新窗全部悬赏悬赏最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 用宏实现参数化类 - [悬赏 2 信元资产]	JetPeng 2020-7-2	22204	JetPeng 2020-7-3 19:25
[求助] 需要一个psram model用于仿真，在哪里可以申请到 - [悬赏 1 信元资产]	13011728197 2020-5-4	21801	dv_soc 2020-5-7 09:50
[求助] verdi/vcs自动追踪driver脚本 - [悬赏 1000 信元资产]	tyxuanyuanlx 2015-9-18	105992	qq354790995 2020-4-24 14:23
[求助] 求助_sv_export.so找不到 - [悬赏 1000 信元资产] ...2	PIC~~ 2020-1-11	114658	PIC~~ 2020-4-1 17:55
[求助] eda服务器如何管理 - [悬赏 100 信元资产]	luoyanghero 2019-10-23	72477	ricvadim 2020-3-18 13:46
[求助] 请问我这个assertion中如何使用变量做连续重复 - [已解决]	年轻的韭菜 2019-4-4	31534	年轻的韭菜 2019-10-8 16:44
[求助] 求助：VCS编译时报错run out of memory - [悬赏 100 信元资产]	zxz1006 2019-5-23	43018	jiayouhq 2019-5-27 16:19
[求助] sequence里面能进行像状态机这种操作吗 - [悬赏 200 信元资产]	851018986 2019-4-28	01516	851018986 2019-4-28 09:57
[求助] 如何把从monitor收集的数据发送给sequence - [阅读权限 255]- [已解决]	851018986 2019-4-17	692	851018986 2019-4-19 16:02
[求助] SV中，不通过$display的方式，还有什么便捷的方法查看class内部的数据变化吗？ - [悬赏 50 信元资产]	罗蒙 2019-3-1	104517	桅杆 2019-4-1 11:09
[求助] 您所在的用户组(金领一族)无法进行此操作 - [已解决]	罗蒙 2019-3-3	31586	诸葛小天 2019-3-8 09:25
[求助] 如何用systemverilog为有CPU读写寄存器的模块创建验证平台 - [悬赏 300 信元资产] ...2	wrhwindboy 2013-9-10	1714650	wangzhanli12 2019-1-10 23:37
[求助] 后仿时因为sdf版本不一样时，造成仿真结果不一样 - [悬赏 100 信元资产]	zhouen 2019-1-3	64377	gaurson 2019-1-8 15:34
[求助] 请教一个问题如果使用ncverilog编译UVM库 - [已解决] ...2	jamesning 2018-4-5	129522	lzj126 2018-12-19 17:53
[求助] 关于UVM register model的bus2reg函数 - [已解决]	cmgit 2013-11-6	34686	tangzhao_01 2018-12-11 09:16
[求助] 张强UVM白皮书第一个例题貌似有点问题 - [悬赏 1 信元资产]	我不是三毛 2018-7-9	42749	静影沉璧 2018-7-11 14:52
[求助] 求扫盲：sigma和 Monte Carlo - [悬赏 100 信元资产]	yueluofenghen 2017-9-5	12240	jeffej 2018-7-8 14:09
[求助] modelsim生成vcd文件 - [悬赏 100 信元资产]	suder 2018-4-20	51806	yuanpin318 2018-4-21 21:59
[求助] 求一个apb_montior代码学习 - [已解决]	zhouyang123 2017-12-6	42073	janelea 2018-4-6 22:39
[求助] 如何用sv语言实现实时监控寄存器 - [悬赏 50 信元资产]	zhouyang123 2018-2-6	22273	zhanglinlin0514 2018-3-4 21:53
[求助] 有没有免费的根据excel、txt生成RALF，RAL的工具 - [悬赏 100 信元资产]	wddi_234 2016-6-28	75789	cainiao666 2018-1-20 21:45
[求助] 如何为reference model重新定一个新的transaction的类 - [已解决]	zhouyang123 2017-12-26	32340	zhouyang123 2017-12-28 10:45
[求助] 如何用sv语言中的函数定义一个多域的寄存器。 - [已解决] ...2	zhouyang123 2017-12-4	195498	zhouyang123 2017-12-15 14:21
[求助] 求一个specman e的ctags配置文件 - [悬赏 2 信元资产]	zhangdeshuai 2017-11-29	12052	1831608698 2017-12-2 19:36
[求助] HSPICE仿真问题 - [悬赏 5 信元资产]	chengruiqi 2017-11-27	01950	chengruiqi 2017-11-27 00:39
[求助] 求分享一个叫router的lib,systemverilog相关的 - [悬赏 10 信元资产]	nqwl 2017-8-16	21444	ever4ever 2017-8-24 13:18
[求助] 求代装VCS + modelsim / cnttos7系统 - [悬赏 1000 信元资产]	周小材 2017-6-27	51930	chenfengrugao 2017-6-28 09:19
[求助] 用vcs进行uvm仿真，有没有办法使用ucli查看各个phase的状态呢？ - [悬赏 10 信元资产]	lyh33001 2017-3-30	54345	forever_leng 2017-6-13 17:56
[求助] uvm 寄存器 - [悬赏 100 信元资产]	juzhimin 2017-2-17	31807	qyxu1979 2017-3-12 17:04
[求助] VCS后仿延时反标不上 - [悬赏 100 信元资产]	nhaiwen 2017-3-3	22477	nativeda 2017-3-6 00:00
[求助] 上升时间不同的两个信号如何测量相位差？ - [悬赏 100 信元资产]	hitmahao 2017-3-3	11884	hitmahao 2017-3-3 10:05
[求助] NCSIM如何使用Save和restore功能 - [悬赏 8 信元资产]	猪孩宝宝 2017-2-22	12486	猪孩宝宝 2017-2-23 17:39
[求助] 请教如何验证RTL代码的完整性（如果用FPGA来验证的话） - [悬赏 100 信元资产]	dreamwolf 2017-1-15	32369	nativeda 2017-1-17 00:25
[求助] 使用verdi打开VHDL代码，急！！！！！！ - [已解决]	xiaowei7001 2010-11-22	1012730	zhangjunxf 2017-1-7 19:27
[求助] VCS覆盖率显示全为零的状况 - [悬赏 100 信元资产]	mndzjsjczex 2016-12-26	12661	mndzjsjczex 2016-12-28 16:51

1 2 3 456 / 6 页下一页

IC验证讨论今日: 3 |主题: 6546|排名: 19

快速发帖

浏览过的版块

站长推荐 /2

IC验证讨论 今日: 3 |主题: 6546|排名: 19

快速发帖

浏览过的版块

站长推荐 /2

IC验证讨论今日: 3 |主题: 6546|排名: 19