在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2551|回复: 3

[求助] 请教如何验证RTL代码的完整性(如果用FPGA来验证的话)

[复制链接]
发表于 2017-1-15 09:01:38 | 显示全部楼层 |阅读模式
100资产
大概是这么一个情况:

       某公司准备另外一家IC DESIGN HOUSE的方案,现在很纠结。

       因为没有办法验证方案的完整性,可靠性。

       对方承诺提供:
                           1. KICK-OFF到SIGN-OFF的所有文档。
                           2. 提供算法文档
                           3. 提供RTL源代码
                           4. 提供LAYOUT原始文件(含设计及GDSII)
                           5. 提供完整流片纪录 (与FAB交流的来往邮件等)

        现在问题来了,早期的想法是用ALTERA或者XILINX去做验证,但据我们所知,好象并没有什么工具或者方法可以验证RTL代码的完整性?!

      (最怕的是他提供了99%,在最关键及最核心的那个点上的RTL源代码及IP CORE没有提供),那这个技转就完全是一个彻头彻尾的失败案例了。

        不知道我是否描述清楚了,请各位大拿答疑解惑,非常感谢。

发表于 2017-1-16 16:22:37 | 显示全部楼层
我在群里看到了,不过我不太了解。所以进来帮你顶一下!
发表于 2017-1-16 20:28:48 | 显示全部楼层
学习下,比较有意义
发表于 2017-1-17 00:25:06 | 显示全部楼层
你们知道“最关键及最核心的那个点”是什么功能点吗?知道的话,FPGA原型你们都会搭,那就上现场测试这个功能点呗。真担心完整性,应该担心不影响主要功能,但在特定条件下又需要工作的那部分代码吧?这种代码只有多做现场测试压力测试了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 12:12 , Processed in 0.015107 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表