关于UVM register model的bus2reg函数

cmgit

我现在采用了下图的连接方式，register model只是被动更新，而不会主动发起总线操作。
我的总线是32bit的，支持8bit和16bit访问。在实施predictor中的adapter时，bus2reg函数将总线的transaction转换为uvm_reg_bus_op形式，但是uvm_reg_bus_op参数有限，好像不能区分总线是单byte还是多byte操作。例如我对一个值为16'hC000寄存器做了单byte操作，高8位的C0也会被0所覆盖。
我自己没能查到解决办法，请大神给个思路吧。
-----------------------------------------------------------------------
此外，还求教一下uvm_reg_bus_op中的参数byte_en和n_bits，试了多次，这两个参数不是字面理解的意思，能否请大神帮忙解释一下。是不是这两个参数就能解决我上面的问题。
小弟先谢过了~~~

whxqq

你自己写个predictor，在做predict之前根据byte_enable修改write_data，使得byte_enable为0的data保持不变。

cmgit

回复 2# whxqq


    十分感谢！我上午仔细看了这部分UVM源代码，你说的应该没问题。
    我初学UVM，又没有面向对象编程基础，发现干点什么都很2…… 这个应该自己能想到的，唉……
    论坛热心人不少，再次感谢！！

tangzhao_01

回复 3# cmgit


   求解。遇到同样的问题，还没搞明白