如何用sv语言中的函数定义一个多域的寄存器。

kuolifeng · 发表于 2017-12-12 13:23:39

你做的是 master (host) 還是 slave (device)?
UVM 的寄存器模型 (RAL) 比較適合用在 master 端.

gaurson · 发表于 2017-12-12 13:41:54

你要实现的就是对这个寄存器进行读写吧？就是说这个寄存器可以理解为你的DUT？那你直接搭建一个环境，带上APB总线接口，然后向APB BFM发送激励就可以了嘛，还不太清楚你到底要什么东西。想要用后门去读写吗？

zhouyang123 · 发表于 2017-12-12 15:02:27

回复 10# kuolifeng

完整的一个环境目前apb master axi slave有了。还差ref_model 和 memory
现在主要是不用寄存器模型，。。。。。。

zhouyang123 · 发表于 2017-12-12 15:11:10

回复 11# gaurson

DUT是HDaudio，也就是高保真音频设计，在这个设计spec中有规定好多寄存器大约100多个，例如这个寄存器

这是其中的一个寄存器

ref_model要模拟DUT功能也要用上这些寄存器。

gaurson · 发表于 2017-12-13 14:21:03

哦，我的意思是这个寄存器是你的DUT里面的东西，你现在是要在参考模型中定义这个寄存器，但又不使用UVM的寄存器模型来实现。对吗？

zhouyang123 · 发表于 2017-12-13 15:22:24

回复 14# gaurson

对的。目前就是找不到例子参考。一般的参考模型例子也找不到。

zhouyang123 · 发表于 2017-12-13 16:35:18

回复 14# gaurson

还有就是可不可以用sv里的变量或者结构体变量来写？

zhouyang123 · 发表于 2017-12-14 17:42:19

回复 2# gaurson

嗯，好的，我在尝试

gaurson · 发表于 2017-12-15 13:40:12

汗，这就算最佳答案了？哈哈。真不好意思呀。

zhouyang123 · 发表于 2017-12-15 14:21:36

回复 19# gaurson

用结构体，是不是也要用

factory机制注册呢？

[求助] 如何用sv语言中的函数定义一个多域的寄存器。