数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31355|排名: 8

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 748 749 750 751752753 754 755 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


DCM时钟输出后仿真延时的问题	narcissist 2009-11-29	23468	narcissist 2009-12-12 11:39
ACEX1K器件内部FIFO ...2	kuangshunlan 2004-2-14	116545	chizya 2009-12-12 10:11
求格雷码计数器	liuji186 2009-12-11	02091	liuji186 2009-12-11 22:26
基于红外线微波探测技术报警系统设计	fanzm 2009-5-8	15444	西西南海 2009-12-11 16:28
用synplify综合Xilinx的core后为什么在Technology view中看不到相应的模块？	becoll 2009-12-10	12530	becoll 2009-12-11 09:29
chip planner中Routing的总数量怎样可以直观的看到啊！！	dongshusong 2009-12-10	12896	dongshusong 2009-12-11 09:06
MAX+PLUS II 10.21升级包和全功能license ...2	frank123 2006-12-16	157271	pinder 2009-12-10 22:34
FPGA内部IP模块之间的匹配问题	jery125 2009-12-9	32445	yuanpin318 2009-12-10 13:18
怎样在ISE中查看完整的错误信息？	becoll 2009-12-9	22175	waver412 2009-12-9 23:15
求教高手, 這個Verilog code有可能改得更快嗎?	leesg 2009-12-9	32731	ix1982 2009-12-9 21:04
请教有关$readmemb的文件格式	tt 2009-12-9	14199	linuxluo 2009-12-9 19:12
xc3s1500和XC3S1500-3的区别	eyeloveu 2009-12-4	32318	haip 2009-12-9 16:00
FPGA内部模块的连接问题	jery125 2009-12-9	12808	eaglelsb 2009-12-9 15:29
模块的连接问题	jery125 2009-12-9	02261	jery125 2009-12-9 15:18
半导体技术论坛	flysnow000 2007-11-16	43500	tiantianxch 2009-12-9 14:12
这根信号线到底该怎么连啊？	becoll 2009-12-3	83289	tiantianxch 2009-12-9 13:56
请教：如何把FPGA的输出数据保存成文档格式	hudie2002 2009-12-8	23633	tiantianxch 2009-12-9 12:23
.	qdtest001 2009-11-30	64125	xiaogouggg 2009-12-8 18:11
请教-JTAG编程时MAXII系列器件的IO特性	attackiller 2008-9-25	13365	pingost 2009-12-8 17:33
请教各位大虾，调用NC仿真时出现的错误，怎么解决？	13915044350 2009-12-7	13138	13915044350 2009-12-8 16:55
在ise中如何生成mcs文件	longerxue 2009-12-8	09774	longerxue 2009-12-8 16:51
为什么FPGA输出时钟波形好差 ...2	weibow 2008-9-13	1411415	jincheng235 2009-12-8 15:11
程序问题	zhouliang 2009-12-5	22535	jhw 2009-12-8 14:04
chipscope中如何保存设置	becoll 2009-12-8	04299	becoll 2009-12-8 10:28
数字锁相环的输入与输出关系？	wjfblack 2009-12-7	45418	wjfblack 2009-12-8 10:15
为何延时减少了？	becoll 2009-12-2	73637	becoll 2009-12-8 09:32
altera 的ddr2 IP是免费的吗？怎么生成？	chit_wps 2009-12-7	33148	chit_wps 2009-12-8 08:29
关于pci协议：configuration, I/O, and memory transactions？	psd0208 2009-12-7	22922	psd0208 2009-12-7 17:54
Verilog Language Reference Guide——对你一定有用 ...2	taketa 2008-9-4	115170	FinalFantasy11 2009-12-7 11:06
如何在一台电脑上装两个版本的ise？	qd0090 2009-12-5	24605	chenfengrugao 2009-12-7 09:20
请教SSTL的VREF如何设置？	lifengjz 2009-12-4	94937	lifengjz 2009-12-6 17:56
HSPICE V2001 工作路径问题	xiaoshizhesan 2009-12-6	02639	xiaoshizhesan 2009-12-6 16:03
求助，关于CycloneII PLL的时钟输出	chit_wps 2009-11-19	13586	wdgui522 2009-12-4 22:29
cyclone IV	eeRen 2009-12-2	12143	wdgui522 2009-12-4 22:12
Cadence 610和晶体管宽的关系?	jieshunzhu 2009-12-4	32556	jieshunzhu 2009-12-4 19:59

1 ... 748 749 750 751752753 754 755 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31355|排名: 8

快速发帖

浏览过的版块

站长推荐 /2