在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
新手请教个弱弱的问题 coxswainy 2009-11-17 22768 pptiger 2009-11-18 10:36
quartus ii的操作问题 frankytm1984 2009-11-6 63975 jasonyxm 2009-11-17 22:18
求教:关于手动命令DW的使用。 jason.zou 2009-11-17 02148 jason.zou 2009-11-17 21:58
咱是不是应该建个eetop IC群啊 keelinx 2009-11-17 22543 qushaobo 2009-11-17 16:17
FPGA布局布线理论,有什么可以推荐的书籍没 luoqc 2007-4-28 35659 pptiger 2009-11-17 13:41
请问关于altera的lpm_mult chit_wps 2009-11-16 24749 chit_wps 2009-11-17 10:34
用CPLD实现倍频 yezi 2007-11-29 66302 qushaobo 2009-11-17 09:59
关于分频的问题 bianqiyong 2009-11-17 13406 qushaobo 2009-11-17 09:55
数字前端相关文章 Tonyhai 2009-11-17 02120 Tonyhai 2009-11-17 09:29
双向口信号如何仿真? becoll 2009-11-16 14264 littledot66 2009-11-16 17:52
verilog 语法求助  ...2 daisyniu 2009-7-16 105090 dusy 2009-11-15 21:16
dc的约束设置 chibijia 2009-11-3 63721 wakingbefore 2009-11-15 20:31
综合报告为什么没有指出关键路径? tatata 2008-8-28 13669 wakingbefore 2009-11-15 20:19
编译问题:No valid design files found! linchaolll 2009-11-15 02997 linchaolll 2009-11-15 12:35
NIOS II generation problem linchaolll 2009-11-8 12258 linchaolll 2009-11-15 12:33
NIOS II软件问题 linchaolll 2009-11-8 73660 linchaolll 2009-11-15 12:32
请教一下高手! tottiyhw 2009-11-13 11985 tianguau 2009-11-13 23:46
原创:在Modelsim中查看VHDL代码中的变量波形 yinfun 2008-8-29 65335 dusy 2009-11-13 21:58
做逻辑开发怎么起步呢? wqy1985 2009-11-11 94798 dusy 2009-11-13 21:16
请教:关于cic滤波器输入速率问题 110500623 2009-11-12 22665 110500623 2009-11-13 18:11
请教如何动态载入外部文件,而不用readmem tt 2009-11-11 73698 songw 2009-11-13 15:03
DC写出的sdf有问题,怎么回事??? snleo 2009-4-27 35074 songw 2009-11-13 15:01
求助:DCM输出 110500623 2009-11-12 52997 ineedpower 2009-11-13 10:39
DSP builder与Modelsim仿真问题 cheney1982 2009-11-12 23905 cheney1982 2009-11-13 09:15
讨论下笔试题 wbh9527 2009-11-12 14790 amin2008 2009-11-12 20:53
一个很基础的问题 Tonyhai 2009-11-12 73715 qushaobo 2009-11-12 19:48
[下载]在MAXPLUS2下面配置EPC2视频教程 datou424 2008-8-6 35235 丁丁的电脑 2009-11-12 16:39
ise10.1下实现pcie_blk_plus1.6的问题 eimsamkeittt 2009-9-25 11908 丁丁的电脑 2009-11-12 16:05
casex可以在ASIC中实现优先级编码么? eaglesmiling 2009-11-11 12262 心海的一滴泪 2009-11-11 19:30
请问逻辑开发的工作职责是什么? zhouandy 2008-12-4 64434 kanke100 2009-11-11 17:46
FPGA布线后fast的时序更差? etop_fans 2009-11-10 43603 yl1012744447 2009-11-11 15:29
如何利用Verilog实现bresenham画直线算法? zhouskill 2009-11-11 34693 zhouskill 2009-11-11 14:02
verilog中 always语句的作用范围 gavinc 2009-11-4 77391 qushaobo 2009-11-11 07:20
verilog仿真后没波形是怎么回事? chibijia 2009-11-1 74896 amin2008 2009-11-10 23:04
求DSP Builder 9.0 SP2 crack!!!!! wasabi55 2009-11-8 23800 humengdie 2009-11-10 21:58
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-26 07:02 , Processed in 0.081355 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块