用CPLD实现倍频

yezi · 发表于 2007-11-29 16:59:33

您需要登录才可以下载或查看，没有账号？注册

x

导师说不该硬件了，因为板子已经做过来了，要我用95144来实现这个需要的倍频。。。。
我不知道具体的工作量有多大？还有这个片子的资源够不？
谢谢了。。

ddxx · 发表于 2007-12-1 19:40:49

是否可以换个时钟源，在分频。CPLD可以实现倍频，但占空比不好控制。

yezi · 发表于 2007-12-2 19:32:07

首先谢谢楼上的，
是这样的，现在我需要被倍频的时钟信号不是时钟源提供的，是外面的片子提供的一个与数据同步的时钟，我想得出一个与这个时钟、数据同步的2倍频信号时钟。。。谢谢

zhangbinsniper@ · 发表于 2007-12-3 09:27:35

使用带有锁相环的FPGA可以做到，在CPLD中要实现倍频功能，就是一个组合反馈电路，生成了也不稳定

zhangbinsniper · 发表于 2007-12-3 09:33:41

组合反馈电路是在高速时不稳定，低速时，和对时钟要求不高时，因该能用，但效果不好

bianqiyong · 发表于 2009-11-17 09:29:15

请问用cpld分频，1m左右的分频分到1k左右能实现么？有做出来的么？信号不是晶振的，是采集的

qushaobo · 发表于 2009-11-17 09:59:07

给一点具体的参数,要不一些决定定不了.原则上不要这样倍频.

不是选时钟源的问题