在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4672|回复: 4

数字锁相环的输入与输出关系?

[复制链接]
发表于 2009-12-7 13:06:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教达人们,数字锁相环的输入信号与输出信号到底是啥关系啊,同频同相?
看的文献里也没说清啊,论文里的仿真波形更是糊涂得看不清楚。
所谓的位同步信号就是数字锁相环的输出信号吗?
请给FPGA菜鸟解惑。
发表于 2009-12-7 13:32:46 | 显示全部楼层
严格地说,应该是1倍频的反馈输入端和原始的输入信号之间是同频同相的。由于实际的输出到反馈输入之间还存在一定的延时,因此不能说输入和输出之间同相。
 楼主| 发表于 2009-12-7 13:44:43 | 显示全部楼层
那是两者是同频吗?
发表于 2009-12-7 17:08:24 | 显示全部楼层
一般地,FPGA中的锁相环还具有倍频/分频功能,你可以自由选择用哪个输出。这样,实际输出和输入之间可以同频也可以不同频。
 楼主| 发表于 2009-12-8 10:15:39 | 显示全部楼层
多谢指教
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 12:26 , Processed in 0.027179 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表