在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 3555|回复: 1

求助,关于CycloneII PLL的时钟输出

[复制链接]
发表于 2009-11-19 13:05:12 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
使用cyclone ii的片子
PLL出来的时钟 c0 c1 c2  文档上说要输出到外部的话 用c2
用了c2做外部时钟输出
然后管脚选了器件的pll1_outp脚
结果在QII里fit还是出现warning 就是那个什么clock non-dedicated ....jitter...(太长,不记得了。。。)
搞不懂 换成pll1_outn pll2_outp pll_outn 普通IO输出
都有这个warning
这是咋回事啊? 要怎么样输出这个时钟QII才满意????
发表于 2009-12-4 22:29:59 | 显示全部楼层
好像是没有从fpga的专用时钟输出引脚输出才会有这个告警吧
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-11-1 03:48 , Processed in 0.012720 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表