DCM时钟输出后仿真延时的问题

narcissist · 发表于 2009-11-29 22:35:51

您需要登录才可以下载或查看，没有账号？注册

x

设计中用到了DCM模块，已经用了IBUFGDS、BUFG，在功能仿真的时候正常，到MAP和布局布线后就出现了延时，现象就是clk0输出和时钟输入上升沿不同步，哪位高手指教一下为什么？thanks。

xzp001 · 发表于 2009-12-1 21:57:47

你多少兆频率啊？dcm锁住没有？你是仿真看到的那个现象？
建议下到板子直接看能锁住就是OK的，没问题。
只要不超过350兆还说多少的clkin就行！

narcissist · 发表于 2009-12-12 11:39:19

200M的时钟，的确实仿真看到的结果，DCM的LOCKED也正常啊

站长推荐 /2