在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2791|回复: 2

DCM时钟输出后仿真延时的问题

[复制链接]
发表于 2009-11-29 22:35:51 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
设计中用到了DCM模块,已经用了IBUFGDS、BUFG,在功能仿真的时候正常,到MAP和布局布线后就出现了延时,现象就是clk0输出和时钟输入上升沿不同步,哪位高手指教一下为什么?thanks。
发表于 2009-12-1 21:57:47 | 显示全部楼层
你多少兆频率啊?dcm锁住没有?你是仿真看到的那个现象?
建议下到板子直接看能锁住就是OK的,没问题。
只要不超过350兆还说多少的clkin就行!
 楼主| 发表于 2009-12-12 11:39:19 | 显示全部楼层
200M的时钟,的确实仿真看到的结果,DCM的LOCKED也正常啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 16:33 , Processed in 0.016158 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表