数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31045|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 398 399 400 401402403 404 405 ... 887 / 887 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 求ise 11 版本基于verilog语言的fpga开发教程	盼盼哎 2015-5-7	01146	盼盼哎 2015-5-7 15:32
[讨论] DC综合VHDL，不能例化单元库的cell	zhq415758192 2015-5-7	01582	zhq415758192 2015-5-7 15:12
[求助] Xilinx timing analysis report	xduryan 2015-5-7	01377	xduryan 2015-5-7 15:07
[求助] 再发一帖关于多个dsp模块的ip核在一个工程下的问题	hgbest 2015-5-6	73135	bpm 2015-5-7 14:59
[原创] quartusII关于RTL视图问题	P31014036 2015-5-7	02682	P31014036 2015-5-7 13:59
[讨论] 谁做过基于FPGA的TCP/IP 四层协议栈? 收发速度达到10GE带宽的?	swordhui 2015-4-14	52598	蓝天飞翔 2015-5-7 11:57
[原创] 现在FPGA前段设计是不是主要是设计IP核？？ ...2	iter_1 2013-4-30	1616687	ao.xang 2015-5-7 11:25
[求助] Micon 新出来的16Gb DDR3 MT41K2G8 有人用过吗?	ltd62340177 2015-5-7	01772	ltd62340177 2015-5-7 10:06
[求助] Leon3处理器测试	mhf108 2015-5-6	11656	574920045 2015-5-7 08:59
[求助] 可以使用配置FPGA的flash存储别的数据吗	yydianzi 2015-5-6	11593	lg20025779 2015-5-6 21:32
[求助] 请教大侠们一个关于xilinx 网络ip核 tri_mode Ethernet MAC v3.5的使用问题	qqiummo 2015-5-6	02394	qqiummo 2015-5-6 16:15
[求助] 用Verilog实现一个8抽头的LMS算法	ylz374722347 2015-5-6	02241	ylz374722347 2015-5-6 15:26
[求助] modelsim激励能显示，但输出没变化	504777571 2015-5-3	21862	504777571 2015-5-6 11:19
[求助] 请教DC中check_timing时如何不检查复位信号	tigerajs 2012-5-14	42658	nature19900303 2015-5-6 10:29
[求助] 请教一个关于altera fpga的问题	xduryan 2015-5-5	11482	haitaox 2015-5-6 08:35
[求助] 关于matlab与modelsim联合仿真的问题	killercaonima 2015-5-5	01588	killercaonima 2015-5-5 23:40
[求助] verilog对寄存器组写操作出现问题	czy619730 2015-5-4	83328	dengheige 2015-5-5 22:52
[求助] FPGA底层代码固化问题	cary198411 2015-5-5	12171	dengheige 2015-5-5 22:51
[求助] synplify用quartus调用可以综合，单独使用怎么看不了technology view？	水泥 2015-5-5	01562	水泥 2015-5-5 22:13
[求助] lm75	小工兵 2015-5-5	02163	小工兵 2015-5-5 18:05
[求助] 只有时序电路存在异步电路和同步电路之分吗？	109010118 2015-4-30	32434	goswami 2015-5-5 15:39
[原创] 明德扬点拨FPGA在线培训课程下载很实用的资料	panwm100 2015-4-30	22283	linyuanfei 2015-5-5 12:30
[求助] 请教，FPGA选用k7系列410T，DSP选用6455，能RapidIO通讯么？	daleihappy 2015-5-5	02348	daleihappy 2015-5-5 08:49
[求助] 关于quartus综合的问题	xyd237529 2015-5-3	11800	goswami 2015-5-4 23:10
[讨论] 接口设计过程采用的心跳算法	似水如烟 2014-10-24	32701	goswami 2015-5-4 22:52
[求助] 咨询：zedboard+ad9361	zuqiushanglan 2015-5-4	02103	zuqiushanglan 2015-5-4 20:06
[求助] DC下designware能生成自定义大小的ram么？	liuufo85 2013-1-31	72783	mangotango 2015-5-4 14:42
[讨论] xip	weiminxiongqi 2015-5-4	01683	weiminxiongqi 2015-5-4 14:34
[求助] 求科普-输入延时小于一个时钟周期	似水如烟 2015-4-14	33010	似水如烟 2015-5-4 10:46
[讨论] Xilinx FIR核的path和channel	1074190665 2015-5-4	02158	1074190665 2015-5-4 10:43
[求助] Verilog中数字不指定位宽与数制，综合时会出问题么 ...2	taku2006 2014-4-28	1311781	xyd237529 2015-5-4 10:12
[讨论] 针对老牛一样慢的仿真，如何把多核的优点发挥出来（讨论）	小丫 2012-8-30	84183	chipless 2015-5-4 09:24
[求助] modelsim激励能显示，但输出没变化	504777571 2015-5-3	01578	504777571 2015-5-3 17:55
[资料] FIR滤波器相关的论文，很全哦	wang1231987 2015-4-20	62429	trager 2015-5-3 15:34
[求助] 新手提问，关于由已设计模块构成更高一层模块	布衣江南 2015-5-3	52447	xyd237529 2015-5-3 12:47

1 ... 398 399 400 401402403 404 405 ... 887 / 887 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31045|排名: 7

快速发帖

浏览过的版块

站长推荐 /1