在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] 问个计数器的问题。。 mikeruns 2015-5-30 01436 mikeruns 2015-5-30 14:30
[求助] QUATUS中的PERL 小工兵 2015-5-30 01381 小工兵 2015-5-30 12:16
[求助] Chipscope观测信号的问题 attach_img wmn0319 2015-5-29 53406 wmn0319 2015-5-30 10:20
[调查] 调查一下大家在用FPGA的时候,内嵌CPU都用啥? huakaimanlin 2015-4-17 52641 小工兵 2015-5-29 22:11
[求助] 覆盖率分析报告的问题 百科全书yes 2014-7-11 22901 yreyra 2015-5-29 19:37
[求助] (axi-stream接口)RGB2LUV颜色空间转换IP问题请教 attach_img xccoming 2015-3-2 12194 hongbachelor 2015-5-29 19:33
[求助] 求助:ISIM 时序仿真异常 attach_img ccong96 2015-5-27 32902 licaijunzhuce 2015-5-29 16:46
[求助] 做fft蝶形运算时如何截位  ...2 janstina 2013-8-13 159982 波波禅师 2015-5-29 15:48
[求助] VCS仿真问题 Chewein 2015-5-29 02168 Chewein 2015-5-29 15:05
[原创] 国家集成电路高技能人才培训项目 attachment  ...23456..12 张江学院IC培训 2014-5-15 11847217 chineselboy 2015-5-29 07:04
[求助] 哪位大神做过XILINX的serdes啊,做了16路,其中一直有几路有误码,求大神指点啊! shaochenfeng 2015-5-25 22198 shaochenfeng 2015-5-28 22:35
刚签了某公司IC设计,弱弱的问下做IC需要具备哪些知识  ...23456..17 liyueye 2009-10-27 16437726 johnli330 2015-5-28 17:57
[求助] FPGA中浮点数乘法和加法IP核,计算需要花多少时钟周期? yangmeiling124 2015-5-28 24816 菜鸟要飞 2015-5-28 13:04
悬赏 [求助] 使用medelsim对ddr ip核进行仿真的问题 - [已解决] angel会飞的蜗牛 2015-5-27 85815 angel会飞的蜗牛 2015-5-28 12:25
[讨论] Simple Dual-port RAM 与 ture Dual-port RAM 的区别 dddk 2012-8-31 713060 cbg 2015-5-28 10:01
[求助] ISE中FIFO的IP核深度怎么降低 摄像头 2015-5-27 11892 greenpine 2015-5-28 09:56
[求助] FPGA程序烧写 小敏敏 2015-5-27 12703 greenpine 2015-5-28 09:55
[求助] 有用过赛普拉斯CY7C1472V33-200的朋友吗? mosey 2015-5-27 21738 alienwarexie 2015-5-28 08:26
[求助] 请教各位高手,如何用寄存器堆实现同步FIFO 董小三 2015-5-22 92627 董小三 2015-5-28 06:03
[求助] 主板上的PCIE时钟是上电就有的吗  ...2 tcswyy999 2015-5-25 118819 tcswyy999 2015-5-27 20:42
[求助] ISE能生成IDCT的IP核么 322512lu 2015-5-27 01286 322512lu 2015-5-27 20:01
[求助] 自然对数vhdl如何编写呢 hgbest 2015-3-3 31963 功夫熊猫 2015-5-27 16:12
[求助] vcs跑软件自带例子报错 attach_img 月华如练 2015-4-20 22024 月华如练 2015-5-27 15:35
[求助] 哪位高手可以接手我的FPGA-Verilog程序的修改 valen1127495084 2015-5-16 43136 valen1127495084 2015-5-27 14:08
[求助] 有没有大神做FPGA在线可重构的,求指导! 小坏蛋 2015-5-26 42346 小坏蛋 2015-5-27 11:01
synopsys pritime & formality中文资料 attachment  ...2 qiezhenhai 2008-12-4 189411 陈峰mbsky 2015-5-27 10:18
[求助] 求助,FPGA fifo深度不够怎么办?  ...2 lwlclsq 2015-5-22 185657 timchen0716 2015-5-27 09:21
[求助] 求助:Modelsim仿真Megafunction wushihai 2010-4-22 74485 hjtjbl 2015-5-27 09:20
[求助] IP核乘法器的调用 xingtianhn 2012-8-22 69064 hjtjbl 2015-5-27 09:11
[求助] [求助] 用modelsim se6.5 调用quartus中的乘法器时出错,求解答 hjtjbl 2015-5-27 01977 hjtjbl 2015-5-27 09:07
[求助] ISE综合时报错“real operand is not supported in this context” 322512lu 2015-5-26 12523 xduryan 2015-5-27 08:54
[原创] 如何使用FPGA板子上其他flash而非CF卡实现FPGA的动态可重构呢? gossipdj 2014-8-21 21851 杨义 2015-5-26 22:28
[求助] 需要的时钟低于PLL和DCM所能产生的最低频率,请问我这样设计是否可行? attach_img 阿泰-0574 2015-5-25 62185 菜鸟要飞 2015-5-26 18:43
悬赏 [求助] 请教一个关于Xilinx All Programmable的问题 - [已解决] xduryan 2015-5-22 41904 xduryan 2015-5-26 15:16
xilinx的除法器不能一个时钟周期得到结果? attachment  ...2 chit_wps 2009-12-10 1312972 浩然若枫 2015-5-26 14:55
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-27 05:38 , Processed in 0.051535 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块