一个ise ucf基本时序约束问题

phyconnie · 发表于 2015-7-24 14:25:26

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请问下offset in after和before有什么区别呢？是不是和dc的max min一样，一个check setup一个check hold？

phyconnie · 发表于 2015-7-24 14:33:44

好像一般都是offset in before/out after
然后用valid去check hold 为什么呢？

murphy522 · 发表于 2015-7-24 15:18:46

问题来源于PCB板输入时钟和数据的不一致。需要调整时钟或者数据相对位置，符合FPGA内部时钟数据采集的建立/保持关系。如果PCB布线到位，不用关心这些。如果PCB布线长度严重出问题，FPGA尽量调整时间偏移，如果还不行，只能降低数据速率。去年遇到过 150MHz 40-bit 数据进FPGA，始终出问题，降低时钟为74.5MHz，通过。 PCB布线长度问题导致。

qyujinquan · 发表于 2015-7-24 18:40:48

飙尘哦

qyujinquan · 发表于 2015-7-24 18:41:36

回复 4# qyujinquan

qyujinquan · 发表于 2015-7-24 18:45:04

哥哥哥哥哥哥哥哥哥哥哥哥哥哥哥

qyujinquan · 发表于 2015-7-24 18:48:54

[求助] 一个ise ucf基本时序约束问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2