FPGA+外部PHY+RJ45 的问题

saigu

回复 9# yadog


   高速能通，但是从信号灯的闪烁来看，即使我没有用发送数据，但是板子还是一直在接收数据，而且速度很快。虽然电脑网卡正常情况下也是会发送一些协议报文，但是速度不会这么快，抓网卡的包，也只有正常报文，没有乱七八糟的报文，用SIGNALTAP来看，就是有很多乱七八糟的数据信号收到。
然后，在百兆的情况下，电脑不发数据，板子只是偶尔接收下电脑发出的其他数据，速度较正常，跟抓包软件抓到的电脑网卡报文速率打不多。然后要是我发送数据，就能正常接收。

saigu

千兆时候，signaltap采样时钟设定的是多少呢，以及示波器观察过吗，还有loopback时千兆正常吗
uai洒洒 发表于 2015-7-23 21:39

                               
登录/注册后可看大图

   用的是FPGA的125M时钟倍频出来的250M时钟。
示波器观察过，但是信号很乱，不知道应该是怎样的，我应该看示波器的什么情况？
LOOPBACK没有尝试过，我准备去尝试一下，主要是看什么的？

uai洒洒

回复 12# saigu


    你用的示波器采样时钟是多少呀，能采到千兆的数据吗，观察时候，看下时钟沿与数据的对齐情况，

murphy522

FPGA+外部PHY+RJ45 的问题 不是设计者的问题，是设计方法问题。 对于一个有经验的设计者不会遇到这样的问题。选择一个合适的参考设计是项目启动的关键。 正说，好的开始是成功的一半，走错路了，可能一直都在错误的道路上是……