在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (33) |订阅

讨论区 今日: 1 |主题: 1782|排名: 30 

[求助] TetraMAX 启动错误,求指点 attach_img HOLLYSMOKE 2012-8-17 22281 appleyuchi1 2014-6-26 18:45
[求助] 芯片测试总会有烧伤,不知道什么原因? snk88 2013-6-3 95027 051021031 2014-6-23 07:21
[求助] 求助 two port mbist 问题 paul_and_angela 2012-10-7 22788 maochrng 2014-6-16 19:52
[求助] 芯片测试时的供电电源Vcc的最大最小值怎么确定 lqf2060 2014-6-6 23587 lqf2060 2014-6-12 16:55
[求助] clock gating latch导致scan覆盖率低的问题 caesars82 2014-5-21 24514 juniorm 2014-6-11 21:07
[求助] [请问]这种情况怎么做dft设计? sjtusonic 2014-6-4 33307 sjtusonic 2014-6-11 17:39
[求助] vcs仿真iddq测试 attach_img gbsid 2014-5-29 03334 gbsid 2014-5-29 13:31
[求助] atpg时如何生成和fault一对一的vector 767616852 2014-5-8 22643 767616852 2014-5-9 22:18
[求助] 求助BSD中IDCODE,TCK,TDI等问题 snowzx 2014-5-9 01768 snowzx 2014-5-9 14:26
[求助] scan chain怎么才算插入成功?用nc verilog仿时要看什么? zjt412 2014-4-28 33524 lsdlsd 2014-4-29 09:42
[求助] Tetramax写出的测试激励问题 snowzx 2014-4-28 01987 snowzx 2014-4-28 13:52
[求助] 生成ATPG之后的仿真流程问题 snowzx 2014-4-23 02006 snowzx 2014-4-23 15:35
[求助] 关于boundary scan的问题 caoxuanhi 2014-4-22 02173 caoxuanhi 2014-4-22 15:26
[求助] 请问下面这段代码在DFT中reset_n端报错要怎么解决 rr43578i 2014-4-20 02190 rr43578i 2014-4-20 14:29
[求助] 请教在tmax用write_pattern -verilog生成的pis pos seq scn文件分别是干嘛的 qing_icefire 2014-3-20 04746 qing_icefire 2014-3-20 09:26
[求助] 某些模块内部的clk_gate_* cell被insert_dft替换成了带TE端的cell jery_cn 2013-8-23 24896 hzdzkjly 2014-3-14 10:21
[求助] ATPG产生pattern后的仿真 aiwen123 2014-2-17 23289 aiwen123 2014-3-12 09:12
[求助] PCI Express PHY误码率测试问题 lik0604 2014-3-10 25115 hbhbts 2014-3-11 13:24
[求助] 关于测试模式和正常工作模式下不同约束对综合后网表的影响 zjt412 2014-3-9 02055 zjt412 2014-3-9 14:09
[求助] 不同时钟信号在同一条扫描链中 zhangjirong 2014-3-7 02378 zhangjirong 2014-3-7 08:33
[求助] 关于scan_enable和test_mode的复用!!!!!!! zjt412 2014-3-5 13602 yeyewowo 2014-3-6 15:40
[求助] 求教TetraMAX如何对单独的已经pattern来仿真 pigeniubi 2014-2-8 12312 血溶伊剑 2014-3-3 13:44
[求助] 插完MBIST之后RTL级仿真可以过但综合后网表MBIST仿真不过? 杭州太美丽 2014-1-10 12651 zhangjirong 2014-2-27 11:49
[求助] 如何用jtag接口来做scan chain的信号端口 zjt412 2014-2-23 02220 zjt412 2014-2-23 16:24
[求助] 模拟芯片测试5V电源和2.5V共模电平有问题 sxd5275 2014-2-20 12173 sxd5275 2014-2-20 16:42
[求助] 插扫描链时如何加约束 zjt412 2014-2-10 12430 zjt412 2014-2-20 10:23
[求助] 【求助】版图注入故障,后仿测试故障 yejusting 2009-12-30 12957 daipeng 2014-2-19 16:47
[讨论] dft设计芯片新增端口 zhangjirong 2014-1-22 33303 zhangjirong 2014-2-18 10:28
[求助] 求MBISTArchitecture下载 xranger 2014-2-10 02489 xranger 2014-2-10 15:02
[求助] DFT bottom-up flow的问题。 caoxuanhi 2014-1-20 22473 wmm123 2014-1-24 09:59
[求助] 插扫描链时的约束 zjt412 2014-1-20 12787 caoxuanhi 2014-1-21 09:53
[求助] 使用formality检查对比带有扫描链的门级网表在reorder之前和之后的差异 智乐 2014-1-7 32359 AstPower 2014-1-10 09:49
[招聘] ATE 测试工程师 Lynn.Zhang 2013-12-27 03107 Lynn.Zhang 2013-12-27 10:48
[招聘] ATE 测试工程师 Lynn.Zhang 2013-12-24 02364 Lynn.Zhang 2013-12-24 18:03
[求助] DFT Compiler使用求助 windwarrior 2013-12-23 02553 windwarrior 2013-12-23 14:45
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-7 23:30 , Processed in 0.030545 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块