求问bottom-up插入扫描链的问题

cmgit

之前只用DFTComplier做过top-down流程，这次做bottom-up，懵了。
有个子模块A已经插入扫描链，并且经过后端完成布局布线，生成最终verilog post网表。
在数字TOP中包含该子模块A，在数字TOP（无扫描链）做DFT时，通过什么命令能让DFTC知道该子模块已有扫描结构以及扫描结构的相关DFT信号，只是把该模块连接到top的扫描链结构中。烦请各位大大给些提示。
--------------------------------------
项目着急，临时抱佛脚，一边学习文档一边求助大神，问题弱智请勿嫌弃，十分感谢！
--------------------------------------
更新：查阅文档后发现DFTC insert_dft指令能自动识别，或者用CTL配合netlist，但是我这边的情况是若干A包在一个模块B中，B在TOP中例化，B是模拟电路连的，做DFT时为了让A和TOP连到一起，做了一个B的verilog壳，仅有连线，没有逻辑，必须让DFTC不在这个壳子B中放置器件或改写连线。继续研究中……
--------------------------------------
更新：输入A的CTL到DFTC再配合手改，想办法做了一个B的CTL，达成目标。但手改B的CTL太麻烦，也容易引入错误。继续研究中……
--------------------------------------
更新：后来解决了，忘记说了。具体是current_design定义到B，然后用exist方式定义dft-signal和scan-chain，这样就能达到要求了。

hnulht789

在bottom综合后写出ctl文件
在top层,set chain count为1，读入ctl文件，insert dft即可