dftc 时钟设置的问题

kmmy

小弟最近在学习DFT，碰到一个问题请教大家。自己谢了个代码，有两个时钟源:
     1. 外部输入clk。
     2.内部震荡的输出 osc_clk。

这两个时钟域下各有一部分寄存器。
后来我用一个选择器把osc_clk域下的寄存器归到clk时钟域下：
Gen_Clk = Scan_Enable ？ clk : osc_clk;

设定了clk和scan_enable为关键信号，然后做dft的时候，报violation，有寄存器的时钟不受控制控制（D1）。
类似这种问题的话要如何设置？
我设置gen_clk为dft时钟也有类此问题，会报clk时钟域下的寄存器不受控制。
现在的设定
set_dft_signal -view existing_dft -type ScanClock -port CLK -timing [list 45 55]

顺便问下另外 一个问题，list 45 55是必须设定这个两个值吗？还是这个两个值和必须是100？表示10Mhz的测试时钟？