[求助]在插完DFT后，Formality比对netlist和HDL不通过

hunter1996 · 发表于 2010-4-26 10:20:05

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

RT，
在插DFT之前，比对netlist和HDL是可以通的；
在插DFT之后，将netlist和HDL均设定为非Scan模式；
但是Formality比对不通过；
通常是啥原因引起的？
谢谢！

hunter1996 · 发表于 2010-4-26 17:43:27

哪位大虾给指点一下；
通常是因为啥原因会出现这样的结果？
我用Formality的diagnose功能检查了一下，报出是我的一个PAD的问题；
这个PAD是复用的，在Scan模式下用作输入，为Scan Enable；在功能模式下为输出PAD；
我检查了这个PAD，没发现有问题呀，而且我调用另外的双向PAD实现ScanEnable，还是有问题！
请高手解答一下！
谢谢！

ruruma · 发表于 2010-4-29 17:17:18

scan_en 和 test_mode都设为0

xiaonie · 发表于 2010-4-29 19:53:39

如果这样还是不行的话，检查一下你的scan pad mux 电路

lvjun_ok · 发表于 2010-4-29 20:59:22

软件可能也会出问题

ironszark · 发表于 2010-7-9 00:09:46

set_constant scan_en 0

kangxiao · 发表于 2010-12-31 15:31:29

学习不是灌水，应该不会出问题啊

chibijia · 发表于 2011-11-27 21:36:42

也遇到这样的问题！呜呜！

bingling512 · 发表于 2011-11-28 09:57:44

从复用pad进入的scan en信号在送到寄存器的SE端口前最好用scan_mode与一下，这样确保只有在scan模式下寄存器的SE端才可能为1，在FV的时候，把scan_mode case到0.

yohuang · 发表于 2011-11-28 15:37:38

我觉得可能是你的scan enable在功能模式的时候在生成内部flop SE的scan mux的地方是个z状态或者别的，正确情况下内部的flop的SE必须是0，而你的电路里面可能不是0，所以你需要想办法让SE的mux电路的输出的SE为0，具体怎么加可以有很多种。

[求助] [求助]在插完DFT后，Formality比对netlist和HDL不通过

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1