EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 后端设计› 后端讨论区

后端讨论区今日: 32 |主题: 22365|排名: 5

版主: idbi, damonzhao, Tao_Zhang, icfbicfb

1 ... 92 93 94 959697 98 99 100 ... 639 / 639 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 使用lec检查rtl和综合网表的一致性的问题 - [悬赏 1 信元资产] ...2	SGengiant 2023-12-15	112910	SGengiant 2023-12-20 13:55
[求助] 怎么约束两条路径信号到达顺序	lixuhui112 2023-12-20	21289	hxy2018 2023-12-20 10:58
[求助] 插入MBIST逻辑中的MEM_PIPELINE的问题	又来长脑了 2023-12-20	0810	又来长脑了 2023-12-20 10:52
[求助] PTPX的动态功耗分析生成的波形图为什么会是锯齿状	7点起床读书 2023-4-21	62500	Tsengsink 2023-12-19 22:00
[求助] 增加门控时钟开关功耗大幅增加	DMBDYQ 2023-12-19	11305	黄焖鸡 2023-12-19 17:09
[求助] 关于report_cell_instance_timing中的疑问	thrallzy 2023-12-18	21250	thrallzy 2023-12-19 16:31
[求助] WNS and TNS ...2	yangics 2011-3-25	1820887	wlf204 2023-12-19 14:39
antenna lef的问题请教	daisyniu 2006-11-13	78309	lndxeb 2023-12-19 14:35
[求助] Abstract提取lef求助 ...2 3 4 5 6	gyl1125 2011-4-25	5329874	lndxeb 2023-12-19 14:30
[求助] LVS	IC后端小楠 2023-12-18	21398	卷芯菜 2023-12-19 14:24
[求助] 如何比较两个版图是否一致？ ...2	Veriart 2015-1-10	116368	摩卡咖啡 2023-12-19 11:28
[求助] ICC 打开以前的Design出现问题 ...2	dddzr 2013-12-30	128020	liyy123456 2023-12-18 22:06
[求助] LVS rule file关于LVS REDUCE语法求助！	SUZIYUAN 2023-12-18	01370	SUZIYUAN 2023-12-18 21:19
[求助] 关于report_net的报告问题	thrallzy 2023-12-18	01367	thrallzy 2023-12-18 20:07
[求助] voltus进行static rail analysis报错	MWH_marven 2023-12-18	61507	MWH_marven 2023-12-18 17:33
[求助] tetramax atpg中，在读入verilog lib model时，报错N1	xiaoqi1002 2023-12-13	21369	xiaoqi1002 2023-12-18 16:04
[求助] 关于DFT FLow的问题	又来长脑了 2023-12-18	11374	zhiwenhao 2023-12-18 14:13
[求助] PT反标在网表里找不到net	周一一 2023-12-5	31324	周一一 2023-12-18 11:48
[原创] SPI综合约束添加	someone_0506 2023-12-17	21540	someone_0506 2023-12-18 10:28
[求助] 关于dc综合出现问题	xiuxiu_vvv 2023-12-15	41636	xiuxiu_vvv 2023-12-16 16:36
[求助] Genus物理综合求助	xiaopet 2023-12-14	11395	kk2009 2023-12-16 11:39
[求助] PTPX计算peak power的数值和transition什么关系	ganjunjie 2023-12-13	21240	liemk 2023-12-15 19:20
[求助] addfiller之后出现drc报错，该怎么处理？直接删除这个filler可以吗？	fanyf 2023-11-28	42114	masj2022 2023-12-15 18:09
[原创] 插filler cell报出的drc的问题	Tfp 2023-3-1	52068	uskan 2023-12-15 17:52
[原创] 請問 Innovus 相關問題	a2s2 2023-11-29	21718	卷芯菜 2023-12-15 14:41
[求助] 问题已解决删帖	fangwang85 2023-12-15	1752	卷芯菜 2023-12-15 14:31
[求助] 什么叫做tie_high，tie_low pins ...2	W13675308408 2014-10-25	1619039	wisywyx 2023-12-15 14:21
[求助] innovus addFiiler加不满 - [已解决] ...2	759224749 2023-11-29	143677	wisywyx 2023-12-15 14:12
[求助] fusion compiler migration assistant	南波湾001 2023-12-11	41655	yinxr 2023-12-15 13:41
[求助] 新人做数字后端，vdd、vss分别为0v、1.8v，当在cadence中仿真出现1.4v，请问正常吗？	modoalos 2023-12-12	21595	modoalos 2023-12-15 10:51
[求助] timing mode	fangwang85 2023-12-1	81463	zhh124 2023-12-15 10:31
[求助] set_max_transition与set_clock_transition有什么关系	someone_0506 2023-12-13	52832	king-wa 2023-12-15 10:06
[求助] 大佬们，新人刚入，想问一些关于cadance RC 的问题 - [悬赏 200 信元资产]	zgh99 2023-12-15	01531	zgh99 2023-12-15 09:39
[求助] Ansys Products 2023包含了哪些软件，redhawk-SC包含了吗	LuckyEDAZ 2023-9-10	52219	myedacn 2023-12-15 06:25
[讨论] dc2016 和dc2012 面积综合出来不同	chenyueboy 2017-2-20	64498	leixaut 2023-12-14 23:19

1 ... 92 93 94 959697 98 99 100 ... 639 / 639 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

后端讨论区今日: 32 |主题: 22365|排名: 5

快速发帖

浏览过的版块

站长推荐 /3

后端讨论区 今日: 32 |主题: 22365|排名: 5

快速发帖

浏览过的版块

站长推荐 /3

后端讨论区今日: 32 |主题: 22365|排名: 5