设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 后端设计› 后端讨论区
收藏本版 (155) |订阅

后端讨论区 今日: 21 |主题: 22202|排名: 12 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] upf中的isolation cell和retention cell是否有些功能重叠？ SGengiant 2023-10-30 21207 SGengiant 2023-10-31 09:12
[其它] calibre学习笔记  ...2 pressahead 2017-7-20 1615504 intern7 2023-10-30 20:32
[其它] StarRC问题求助 hanyusky10 2017-3-17 84221 s927145 2023-10-30 14:15
[求助] sta log error shannon_z 2023-10-26 41513 shannon_z 2023-10-30 12:17
[求助] 写Makefile时 ， touch ./file/$@ 可以重复执行的问题【已解决】 sunhongwei 2023-10-30 11104 sunhongwei 2023-10-30 11:58
[求助] 请教ICC出现Error: The target library does not contain all required gates attach_img  ...2 even_ryen 2016-10-23 1412269 wyb872061036 2023-10-29 19:14
[原创] Memory Compiler的自动软件 attach_img  ...2 houjs 2021-7-20 198346 uestc-lx 2023-10-27 17:29
[求助] icc reg2out ideal clock fangwang85 2023-10-27 81363 fangwang85 2023-10-27 17:07
悬赏 [求助] 如何减小时钟树 - [悬赏 100 信元资产] attach_img  ...23 糖糖123 2018-6-5 2513950 青花瓷 2023-10-27 16:53
[求助] pr后的网表中仍有1’b0，1’b1的问题 新人帖 airfan 2022-12-15 82495 cxksyue 2023-10-27 14:19
[求助] 数字版图LVS过了，但是ERC PATHCHK有错误，该怎么解决？ attach_img dddddyx 2023-7-21 82614 Lotusy 2023-10-27 11:11
[求助] 使用innovus15.2中max_fanout的问题 attachment  ...23 highflyer2014 2018-11-7 2112829 青花瓷 2023-10-27 09:44
[求助] clock gating setup violation 相关问题 wenfangsibao 2018-11-21 43407 seu_huzw 2023-10-26 18:04
[求助] 关于calibre自动加VIA liblueice 2013-8-23 53855 zero_0 2023-10-26 15:38
悬赏 [求助] IO分为横向和纵向的目的是什么 - [已解决] 立华奏 2022-6-7 42483 热爱IC的小白 2023-10-26 13:49
[求助] icc2 route_opt fangwang85 2023-10-25 21206 fangwang85 2023-10-26 09:42
[求助] 如何通过TAP访问MBIST zhaoqingyi13 2023-10-25 0812 zhaoqingyi13 2023-10-25 16:42
[求助] 请教一下关于后端约束的问题 zzzya 2022-10-24 11764 热爱IC的小白 2023-10-25 14:24
[资料] BSIM-CMG Technical Manual attachment flashjack 2015-9-11 64571 cmmjava 2023-10-25 13:16
[解决] STA | path报不出  ...2 海狸先生0119 2023-5-12 154006 sogo520leo 2023-10-25 11:25
calibre中怎么用v2lvs把verilog网表转换成spice网表  ...23456..7 xiao_ga 2009-1-9 6151982 lingrui77 2023-10-25 10:33
[求助] innovus时序检查 max_fanout为0怎么解决 新人帖 青花瓷 2023-10-25 1844 maomao198477 2023-10-25 10:27
悬赏 [求助] ICC读网表报错 新人帖 - [悬赏 50 信元资产] attach_img lkjlolo 2023-10-11 71546 lkjlolo 2023-10-25 09:34
[求助] TCP_NODELAY NOT enabled，许可安装好了但是软件都不能用 新人帖 attach_img zzh1317 2022-2-10 22589 bingo426 2023-10-25 02:17
[求助] ICC 生成的verilog转cdl后Cadence导入生成的schematic有VDD vdd VSS vss大小写冲突 attach_img Outerman2000 2022-7-16 73340 dzy-icdesign 2023-10-24 21:52
[求助] DC求助，关于command.log file 的问题 helionacar 2010-7-18 74466 bupt_tian 2023-10-24 20:07
[求助] 请教关于optdesign的问题 zzzqqqsss 2023-10-24 0939 zzzqqqsss 2023-10-24 18:09
[求助] 面试被问到：增加decap会减小IR_drop，会带来什么影响？  ...234 zhangqiong137 2012-11-7 3027824 lulalu2005 2023-10-24 15:54
[求助] upf levelshift fangwang85 2020-9-17 53183 chongchao 2023-10-24 15:46
[求助] flipchip中bump可以承受的电流 happy/ed 2022-11-25 32469 可口可乐鸭 2023-10-24 15:27
[求助] AOCV的分析模式GBA和PBA？  ...2 shi6091591142 2015-12-17 1616331 热爱IC的小白 2023-10-24 15:26
[求助] notimingcheck.cfg中可以使用通配符吗 931692159 2023-10-24 0840 931692159 2023-10-24 15:18
[求助] 请问什么是TCD cell  ...2 herrzhou 2014-5-12 1216191 热爱IC的小白 2023-10-24 15:18
[求助] 大家有用过aprisa这个EDA工具吗？PR效果怎么样？ sunhongwei 2023-10-24 0795 sunhongwei 2023-10-24 15:16
[求助] Genus综合设置dont_touch时报错 attach_img  ...2 xiaopet 2023-10-16 163931 xiaopet 2023-10-24 14:37
下一页 »
1 ...949596979899100101102... 635下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-15 18:16 , Processed in 0.024976 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块