set_disable_timing 与 set_false_path 差别

hllgreen · 发表于 2013-8-22 16:33:54

大家的分析让人受益匪浅。感觉set_disable_timing还是要慎用为好，是吗？

archillios · 发表于 2013-8-22 19:18:51

顶 small chip

智乐 · 发表于 2014-10-29 16:51:30

set_false_path是告诉STA工具，这条timing arc仍然存在，但是不用进行时序分析。
set_disable_timing 是告诉STA工具，这条timing arc在设计中不存在即使单元库中包含这条timing arc

kopzinc · 发表于 2014-10-30 09:56:32

回复 13# 智乐

学习了

522526tl · 发表于 2014-11-27 15:54:12

回复 13# 智乐
想问一下，两篇PDF中报告的有点出入，你看下：第一篇中有一段话：
One should use caution when using the set_disable_timing command as it removes all timing paths through the specified pins.
第二篇中：

那按第一篇中所说，是不是所有经过 a和y的路径都不会进行分析，但是第二篇中说还会对 Ext_Clk到y这条path进行分析，这是不是矛盾了呢

好多三毛 · 发表于 2016-3-2 07:57:20

回复 15# 522526tl
a到y的arc被打断了，所以不去分析了，可是b到y还是存在的，所以还是分析，不知道这样对吗？

BrainStorm · 发表于 2016-6-30 14:30:26

受益匪浅，谢谢

XAUT-海洋 · 发表于 2018-10-15 15:03:53

学习了，谢谢大家

123456a. · 发表于 2019-3-6 18:05:18

谢谢指导

lingrui77 · 发表于 2023-3-29 15:26:03

luguo ding

[求助] set_disable_timing 与 set_false_path 差别

站长推荐 /1