在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
收藏本版 (160)|订阅

后端讨论区 今日: 13 |主题: 22280|排名: 7 

[讨论] 建议开一个analog layout(版图)的版块  ...23456..7 jingest 2010-11-10 6028375 ly283571 2011-8-20 02:18
[求助] 怎么将ict格式的文件转换成ASTRO能用的工艺参数? staceyhoney5 2011-8-19 23490 staceyhoney5 2011-8-19 23:41
[求助] encounter an835142 2011-8-15 72955 icfbicfb 2011-8-19 21:17
[求助] 用Astro修改天线效应 xiaopangwa 2010-1-28 78148 icfbicfb 2011-8-19 15:47
[求助] 请教:clk和reset信号设为dont touch后还要设置为ideal network么? staceyhoney5 2011-7-24 45793 icfbicfb 2011-8-19 15:46
[求助] 模块中有一个主时钟clk,由于SRAM是下降沿的,时钟用了!clk staceyhoney5 2011-8-10 33210 staceyhoney5 2011-8-19 13:30
[求助] [已解决]关于edi导入后的情况 estyzq 2011-8-17 34094 estyzq 2011-8-19 09:37
[求助] [已解决]encounter导入设计的问题 estyzq 2011-8-17 43301 icfbicfb 2011-8-18 23:53
[讨论] 讨论一下clock gating check ,请给与建议 paulszicc 2011-8-17 47440 paulszicc 2011-8-18 16:44
[求助] [已解决]edi导出gds后不能过LVS estyzq 2011-8-8 89431 estyzq 2011-8-18 16:13
[求助] CTS后clock skew和insertion还算不错,但final route后恶化很多。。。 chris_li 2011-8-16 33954 Andreatong 2011-8-18 10:19
[求助] astro rail 流程 pursuedream 2011-8-17 45571 pursuedream 2011-8-18 09:52
[求助] 评价一个RTL是否属于synthesis/DFT 的关键标准是什么? czjkk 2011-8-17 12419 icfbicfb 2011-8-17 22:41
[求助] 可以用一个synthesis工具搭建一个CPU吗? czjkk 2011-8-17 12736 icfbicfb 2011-8-17 22:38
[求助] 有关优化路径组的问题 1359784773 2011-8-16 42797 zhq415758192 2011-8-17 20:53
[原创] encounter Power system user guide twn2000 2011-8-16 33869 zfx253 2011-8-17 18:42
[求助] 什么是SI effect? 如何fix? czjkk 2011-8-17 33348 czjkk 2011-8-17 13:51
[求助] func的clock和scan的clock可以是同一个时钟么? damonzhao 2011-8-9 43463 damonzhao 2011-8-17 11:31
[原创] IO re-assign twn2000 2011-8-15 53268 twn2000 2011-8-17 11:17
[讨论] 怎样报告这样的路径 chibijia 2011-8-16 13531 陈涛 2011-8-16 22:56
[求助] 新手提问; 数字版图在做drc时density 出错,该怎么修改啊? fengxinzhi1987 2011-8-15 43377 fengxinzhi1987 2011-8-16 21:01
[求助] 请教一个问题,版图设计规则中不允许metal90度拐弯,这个如何用drc语句来表达呢? jiawei2426 2011-8-16 12583 zhq415758192 2011-8-16 19:37
[求助] 双边沿触发的处理 Andreatong 2011-8-15 23478 Andreatong 2011-8-16 19:26
[求助] DC新手请教  ...2 新手2009 2010-7-10 116540 liriver03 2011-8-16 17:19
[求助] ICC powerplan的问题。 henry_wangjj 2011-8-16 02610 henry_wangjj 2011-8-16 13:52
[求助] icc verify_drc 加不加-read_cell_view选项差别很大,为什么? henry_wangjj 2011-8-13 22981 jimmylaw 2011-8-16 11:01
[求助] 求助 an835142 2011-8-10 96424 an835142 2011-8-16 10:30
[求助] ASIC内部是怎样实现阻抗匹配的 Andreatong 2011-8-14 42909 icfbicfb 2011-8-15 23:32
[原创] post-cts optimization twn2000 2011-8-11 33469 zhangds 2011-8-13 20:34
[求助] Timing-report超负slack Andreatong 2011-8-12 63083 zhangds 2011-8-13 20:04
[求助] 请教用DC做DFT时,多时钟域的问题  ...2 zczc999 2010-6-28 158520 zhangds 2011-8-13 19:50
[求助] lib的cell name求教 爱斯基摩人 2011-8-11 33695 zhangds 2011-8-13 19:30
[求助] set_IO_latency是什么意思 Andreatong 2011-8-13 33485 Andreatong 2011-8-13 18:30
[求助] 中间路径延时控制命令 Andreatong 2011-8-12 46442 zhq415758192 2011-8-13 17:59
[求助] Astro布时钟线 carolin 2011-8-3 43444 xiaohe8696 2011-8-13 01:15
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-11 20:27 , Processed in 0.064635 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块