EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 后端设计› 后端讨论区

后端讨论区今日: 1 |主题: 22426|排名: 96

版主: idbi, damonzhao, Tao_Zhang, icfbicfb

1 ... 290 291 292 293294295 296 297 ... 641 / 641 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 绕线资源具体如何计算？endcap，tapcell等会占用绕线资源吗？	伊度 2018-2-2	42357	教父 2018-2-22 17:52
[求助] Asrto 数字后端 Spacial Cells	752917622 2018-2-2	12510	教父 2018-2-22 17:47
[其它] 祝大家开工大吉	idbi 2018-2-20	23074	webb_0928 2018-2-22 16:05
[招聘] 上海某ASIC公司招聘	wakering 2013-8-29	97581	riz.pde 2018-2-20 18:07
ic compiler 2007的启动问题	helte320 2009-6-7	55361	riz.pde 2018-2-20 18:07
[原创] 求助安装完soc91（encounter91)没有启动界面	calviny83 2012-12-29	42818	yueqianglxiaxia 2018-2-20 17:16
[招聘] 后端好职位（实习生，应届生，engineer和leader） ...2 3 4 5	magic-semi 2016-2-1	4317713	riz.pde 2018-2-20 17:10
[讨论] 提一个问题， CCS的库跟NLDM的库对比，在于physical Design来说有什么好处跟缺点 ...2	apacheda 2011-10-14	1120590	xiaoyisimonguo 2018-2-17 03:30
[求助] GSMC PDK CELL	yxw8193 2016-2-22	34083	Desingman 2018-2-17 01:55
[求助] 28nm后端DRC问题，在Via上面有很多edge length引起的min area问题	Horizon00 2017-5-18	66790	raga21 2018-2-16 22:32
[求助] 有人对28nm单元库的构建有了解吗？	whitetiger 2012-4-16	73506	raga21 2018-2-16 22:30
[求助] tsmc 16nm encounter postroute drc violation 求助	paulsuzhou 2015-6-2	85323	raga21 2018-2-16 18:58
[求助] voltus带package分析ir	sxsxasgh 2017-7-17	12201	Lover_Momo 2018-2-16 15:49
[解决] tie-hi, tie-low线长要求【已解决】	ywlloo 2015-4-7	33290	xingyun666666 2018-2-13 13:23
[求助] Makefile关于仿真的内容，大神们求进啊！！！	yeguowu 2018-2-13	03215	yeguowu 2018-2-13 11:21
[求助] 怎么利用encounter在IO中插入corner和Filter cell	ic_shuo 2018-2-1	83557	教父 2018-2-11 15:33
[求助] calibre lvs问题请教	caosongcs1 2018-2-4	22219	教父 2018-2-11 15:31
[求助] 想问下output_delay和output_load有什么区别或是有什么关系？	9441575 2018-2-6	23147	教父 2018-2-11 15:28
[求助] 求助PrimeTime读取.sdc文件的问题	西边的鸵鸟 2015-4-19	46237	cuibeibei 2018-2-9 09:00
[求助] Calibre LVS时的精度问题 ...2	alphavor_jay 2011-10-10	1110634	lichq 2018-2-8 16:33
[讨论] 请问，为什么在test mode下，不去做leakage power优化？	xingyun666666 2018-1-31	52605	seu_huzw 2018-2-8 14:08
[求助] innovus时序报告要点	紫云lyj 2018-2-6	23422	紫云lyj 2018-2-8 09:00
[原创] dc_shell 执行link后，cannot find design in the library 'WORK'	52927605@qq.com 2018-2-3	43716	拉普达 2018-2-7 18:13
[求助] multi bit opt flow	284294022 2018-2-6	22235	拉普达 2018-2-7 18:04
[求助] dc综合怎样设置使得路径时序有区分度	allen102 2018-2-5	32165	拉普达 2018-2-7 17:58
[求助] clock tree 的max_transition, max_fanout & max_capacitance 的设置 - [已解决]	alfredqkthao258 2018-2-6	73287	alfredqkthao258 2018-2-7 17:04
[求助] 为什么LVS时会将版图全部打散成一个个管子？ - [悬赏 100 信元资产]	hunterl 2018-2-4	73829	hunterl 2018-2-7 15:40
[求助] 后端布局布线时钟扇出过大怎么修 ...2	gx221008 2018-1-24	115292	hennyjia 2018-2-7 14:27
[求助] abstract抽lef时pin step的问题 ...2	AveryYoung 2012-12-6	1311530	scorpius_ice 2018-2-7 14:23
[求助] 数字版图lvs通过不了，求大神帮助	caosongcs1 2018-2-6	01991	caosongcs1 2018-2-6 17:20
[讨论] 有没有perl脚本，能verilog netlist 底层的pin自动抽到最顶层	大龄文艺男青年 2018-2-5	43010	18345175021 2018-2-6 10:49
[求助] innovus 绕线设置问题	紫云lyj 2018-2-4	36544	紫云lyj 2018-2-6 10:37
[求助] spyglass问题请教	pigolo 2018-2-6	01677	pigolo 2018-2-6 10:16
[求助] 多电压域设计时钟约束怎么写	allen102 2018-1-3	52827	sdlyyuxi 2018-2-6 09:00
[求助] 打电源时，关于 extention 选项中的 first_target 这个是什么意思	shajingwang 2018-2-5	01680	shajingwang 2018-2-5 22:21

1 ... 290 291 292 293294295 296 297 ... 641 / 641 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

后端讨论区今日: 1 |主题: 22426|排名: 96

快速发帖

浏览过的版块

站长推荐 /1

后端讨论区 今日: 1 |主题: 22426|排名: 96

快速发帖

浏览过的版块

站长推荐 /1

后端讨论区今日: 1 |主题: 22426|排名: 96