上海某ASIC公司招聘

wakering

欢迎把简历发给我，进一步电话沟通.

我一般上班时间不打电话，就是先发mail和短信飞信介绍一下基本情况。然后下班时候打电话的

1.      
云计算工程师
                                    
上海或杭州

2.      
数字前端
IC设计和验证                           
上海

3.      
数字后端
经理                                    
上海

4.      
射频
模拟
职位RFIC
和RF FAE      
上海深圳

贵司有招聘需求的，欢迎和我联系；

如果你和你朋友有需要看工作机会的，发简历给我HR@Hi-Talent.net

Best Regards,

Apple

Principal Consultant & General Manager @ Hi-Talent Consulting Co.,Ltd.

上海芯相会企业管理咨询有限公司

Skype:     
ScarlettJaneJin

E-Mail:     
Jane-Jin@Hi-Talent.net

QQ:         983144394

Blog:      
http://blog.sina.com.cn/u/1716864892

Weibo:     
http://weibo.com/u/1716864892

Linkedin:   
jj_seu@hotmail.com

                               
登录/注册后可看大图

如果你对以下职位感兴趣可以主动回复mail告诉我，或者吧简历发给我，然后我们电话沟通一下细节；

；

具体jd看下面表格；

Position: (Sr.) ASIC Engineer of SOC and Video system Responsibilities: - SOC n Chip architecture define and coordinate including clock/reset structure definition, low power partition definition, etc n STA (define SDC and sign off timing) n Low power (define UPF/CPF, verify low power structure from RTL to netlist) n Understand DFT/synthesis flow, provide necessary support - Design n IP level micro-architecture definition, RTL design, co-work with verification owner n Experience on video/DMA/CPU IP design and verification Requirements: Must have: n BSEE Degree or above n 3 or 5 years of experience in ASIC design n Familiar with industry synthesis/STA/formal/LP/DFT tools n Familiar with at least one of script language such as perl/tcl/shell n Solid RTL design experience, better in video/DMA/CPU system n Self-motivated in solving problems n Good communication skills and fluent in English. n Good team player. Position: Sr. ASIC Engineer 1. This candidate should have mobile/high speed interface background and should be interesting in R&D on Video related technologies. 2. IC/IP background. Be interesting in developing and improving New IP. 3. Integration experience, be able to own testchip tapeout. 4.  With at least 3-years IP/Product R&D experience. Job Description -       RTL coding, new logic design, simulation, synthesis. -       Work closely with algorithm engineer to develop/debug new IP/product. Supports FPGA engineer debugging issues on FPGA system. -       Work closely with system/SW engineer to verificate/validate new IP/product on FPGA/System platform. -       Deliver design/verification/application documents. Qualification and Experience -     Very familiar with the Verilog HDL language; -     Create the RTL architecture for the algorithm; -     Very familiar with C and C++; -     Familiar with FPGA tool, ModelSim, and Synplify. -     Familiar with the flow of the IC design. Requirements: -    Bachelor/Master degree in electronic/computer engineering -    Demonstrated abilities in working independently -    Strong communication skills 1、资深IC设计工程师(图形图象方向) 主要工作职责(图形图象处理和视频编解码方向)： 1、根据市场需求和芯片定位，参与并带领团队完成图形图像处理或视频编解码等复杂IP的设计、验证和交付； 2、对项目进度和质量负责，组织具体技术难点的讨论和攻关； 职位要求： 1、硕士及以上学历，电子、通信、计算机或微电子专业； 2、有至少两年以上图形图像或视频编解码等领域的ASIC设计经验； 3、具备丰富的图形图像处理或视频编解码等相关领域的系统知识 4、具有扎实的数字芯片设计基础，熟悉IC设计的整个流程； 5、具有良好的沟通能力，较强的协调能力，以及团队合作意识； 6、有团队管理经验者优先考虑；

	热招后端经理和资深后端工程师 Physical design Leader/staff engineer ： 这个是带团队的，需要技术和team leader结合的职位 1. lead soc design team; 2. be able to interface &communicate with internal colleague and external customer; 3. be able to provide design guidance and instruction to engineers; 4. be able to hands-on work on Top level/block level physical design independently JR: 1. minimum of 5 yrs of working experience; 2. master degree of EE or related field is preferred; 3. team leader or functional leader experience is preferred; 4. familiar with either Synopsys or Cadence design flow and EDA tools; 5. fluent in both Chinese and English SOC后端设计和验证 - 参与IC设计布局布线, STA等环节的环境和流程维护 - 从事后端设计从netlist到GDSii的实现 - 编写相关脚本或约束，进行布局布线，时钟树生成，物理验证，功耗/电压降分析, 寄生参数提取等 - 产生并分析运行报告并给出解决方法 专业背景要求: - 电子工程、计算机科学或相关学科本科3年、硕士3年以上工作经验 - 熟悉IC设计流程和常识，特别是当前流行的后端设计流程 - 熟练使用下面一种或几种EDA开发工具 - 擅长IC版图规划，电源规划，布局布线，时钟树生成、DRC/LVS经验者优先；有一些定制设计和模拟IP 使用经验者优先；有功耗分析电压降分析经验者优先；有串扰和信号完整性分析经验者优先 - 有90nm或65nm或.13工艺成功流片经历 综合素质要求: - 良好的沟通能力和团队合作精神 - 高度的责任心和敬业精神 - 较强的逻辑思维能力，善于发现问题，具有良好的自学能力和解决问题的能力 - 英语熟练应用。 -本专业优先。 下面的职位要求，有其中之一最好没有也不强调： 1. Responsible for all aspects of physical design and implementation of integrated circuits and other ASIC. 2. Responsibilities include: Participating in the efforts in establishing CAD and physical design methodologies; 3. Focusing on full chip layout planning (partitioning, planning clock distribution and other structure, methodology); 4, Chip floor plan; Power/clock distribution; 5. Chip assembly and P&R; Timing closure; 6. Power and noise analysis; 7. Back-end verification across multiple projects; Requirements: 1. BSEE 5+years,MSEE 3+years experience in large VLSI physical design implementation; 2. Successful track record of delivering products to production is a must; 3. Understanding of custom Macro blocks such as RAMs, PLLs, high-speed IO drivers; 4. Prior experience in Timing closure, clock/power Distribution and analysis, RC Extraction and correlation, place and route and tapeout issues; 5. Working knowledge of deep sub-micron routing issues as they relate to power and timing; 6. Circuit level comprehension of time critical paths. Spice experience a plus; 7. Should be a power user of Apollo/Astro for routing, PhysOpt (Physical Compiler) for placement, PrimeTime for Timing Verification, dc_shell etc. PR Engneer Responsibilities: 1. Layout database creation : layout library and Milkyway database creation; 2. Initial floorplan : Initial chip or subchip level floorplan; 3. Place & Route: Perform cells placement; Perform global route and detail route; 4.  DRC/LVS corrections; Layout script creation: Create script to perform layout modification; 5. Create Apollo scheme file to maintain and update Apollo database; 6. Layout modification: Follow signal integration report to perform necessary modification; 7. Requirements: Bachelor Degree or higher in EE major; 8. 0-3 years P&R working experience; 9. Knowledge about Solaris/Unix/Linux operating system; Good command of English in both written and oral format.
	云计算职位 上海和杭州北京都有 1． 对云计算云存储/HADOOP/HBASE有深入理解； 2． 熟悉LINUX系统 JAVA/C++/python/bash编程； 3． 熟练掌握SOCKET/TCPIP 编程， 有成熟网络通讯中间件开发经验优先； 4． 熟悉大规模高性能数据处理平台设计； 5． 熟悉Amazon云计算平台，对相关服务有深入研究和应用； 6． 熟悉NOSQL 相关开源项目， 有实际开发经验尤佳； 7． 熟悉主流网络通讯协议框架，如REST/SOAP/RPC 1、本科以上学历，5年以上开发工作经验； 2、熟悉Oracle或Sql Server数据库架构，原理及其脚本编程,具备分布式存储的设计与开发能力。 3、熟悉NoSQL、PostgreSQL、MongoDB等数据库，具备较强的设计与开发能力，有一定的分布式处理经验； 4、具备一定的网络编程、多线程编程技术 5、大型网络服务项目的分析与设计经验，知名网络公司云计算、云服务、云存储相关事业部经验； 6、 熟悉Amazon云存储开发，对S3有一定的研究和使用。 7、 工作认真负责，有团队精神，良好的沟通能力、学习能力和动手能力。
	RF IC 深圳和上海的FAE职位 职位描述 1、WiFi模块/智能手机射频性能的调试和测试 2、协助客户进行射频电路设计 工作经验要求 沟通能力良好，适应团队合作 有以下条件者优先采纳: - 熟悉WiFi/3G综测仪（例如，IQ2010/Aglient8960），测试方法和测试指标 - 熟悉RF PA 相关的性能指标以及相关的测试方法 专业技能要求 1、本科及以上学历，通信工程、电磁场与微波技术、电路与系统、电子工程等专业； 2、熟练掌握高频电子线路原理、具备射频电路的相关知识； 3、对现代无线通信系统有常识性了解； 5、熟练掌握电路设计软件Protel99/PAS/Candence其中一款或多款，能够独立进行射频电路原理图与PCB设计； 6、熟练操作各种射频测试设备（信号发生器，网络分析仪，频谱分析仪），能够进行射频电路的测试测量； 7、熟练使用焊接工具 中短期需求人才： A. 线性功放CMOS控制模块设计 B. 线性HBT功放设计：3G/4G/WiFi/WiMAX C. 低噪声放大器LNA设计：（同时具备phemt及cmos工艺设计经验者为佳） D. 802.11ac功放及相关射频前端设计 E. 高功率功放芯片设计（>4W，phemt实现） 设计工程师(PA/CMOS controller/Switch/Module 招聘要求： 岗位要求： 1、熟练使用ADS，CDS，Cadence Spectre\SpectreRF，PADS, PowerPCB等EDA工具和Office办公软件； 2、具有扎实的射频电路、模拟电路设计基础，较好的掌握了半导体器件、半导体物理的理论，熟悉GaAs、SiGe、CMOS等工艺、器件特性，熟悉PA基板（Module）设计流程； 3、具有3年及以上PA\CMOS Controller\Switch 芯片设计和流片经验，或Module设计和调试经验； 4、熟悉IC设计流程和后端版图设计流程； 5、具有优秀的学习能力、分析能力、沟通能力和较好的团队合作精神。 RFIC设计工程师 上海 1.硕士以上学历，通讯/电子工程/微波/微电子等相关专业； 2.熟悉IC设计流程，熟练使用AWR、SpectreRF、ADS等EDA工具； 3.熟悉射频和模拟电路设计理论基础，具有RFIC设计和模拟IC设计经验； 4.有射频IC中收发链路射频前端的电路路设计和版图设计经验，或电路设计和版图设计经验； 5.有LNA、Mixer、RFVGA、PA、PA Switch、PA CMOS controller等IC设计经验，或有PLL/VCO/DCXO等IC设计经验的优先考虑； 6.有较强的学习能力、分析能力、沟通能力，有良好的团队合作精神。 模拟IC设计工程师 上海 1.硕士以上学历，通讯/电子工程/微波/微电子等相关专业； 2.熟悉IC设计流程，熟练使用AWR、Cadence、ADS、Synopsis、office等EDA工具； 3.熟悉模拟电路设计、数模混合电路设计，有模拟IC设计、数模混合IC设计、Memory设计经验； 4.有电路设计和版图设计经验； 5.有ADC/DAC、AGC、DCOC、Filter、OPA、LDO、DC-DC、CP、DCXO、RFID、E2PROM、MTP/OTP、ROM/RAM、flash等设计经验优先考虑； 6.有较强的学习能力、分析能力、沟通能力，有良好的团队合作精神。 器件建模工程师 上海 1.硕士以上学历，通讯/电子工程/微波/微电子等相关专业； 2.熟悉IC设计流程，熟练使用AWR、Cadence、ADS、Matlab等EDA工具； 3.具有较深入的射频、器件、工艺等知识和背景； 4.具有器件（电感、电容、有源器件等）建模经验优先考虑； 5.有较强的学习能力、分析能力、沟通能力，有良好的团队合作精神。

leona_94116401

工作地点哪儿呢?

stara

工作地点哪儿呢?

ra3d

工作地点哪儿呢?

yic2000

马上毕业的应届生要不？

weifangwei86

How about the salary?

william_kuang

我很感兴趣

icfbicfb

“我一般上班时间不打电话，就是先发mail和短信飞信介绍一下基本情况。然后下班时候打电话的”

这难道猎头还是兼职的，平时主业是干啥么，

skjeon78

good info.

riz.pde

Thanks for sharing..