EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 后端设计› 后端讨论区

后端讨论区今日: 0|主题: 22375|排名: 24

版主: idbi, damonzhao, Tao_Zhang, icfbicfb

1 ... 279 280 281 282283284 285 286 ... 640 / 640 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] 初学PR	千篇一律 2018-6-11	12622	Roxina 2018-7-3 17:38
[求助] encounter导入sdc约束文件时子模块约束	xinranhosue 2018-7-2	22148	xinranhosue 2018-7-3 15:08
[求助] [DC] set_false_path 的一些疑问	494693243 2018-6-27	53825	494693243 2018-7-3 10:08
[求助] 后端项目协助	173331521 2018-7-2	01745	173331521 2018-7-2 17:46
[求助] 数字后端-Placement	旧伤痕love 2018-7-1	42729	旧伤痕love 2018-7-2 15:53
[求助] upf的一些问题	fangwang85 2018-6-29	12572	fangwang85 2018-7-2 11:05
[求助] 怎么对all_fanout -from reg/Z 的结果进行筛选，只报output pin的cell name ？	ldl8687 2018-6-27	43144	ldl8687 2018-7-2 10:23
[原创] PD环境虚拟机运行文件，可以直接用虚拟机打开。	花田半亩eve 2017-4-24	83660	花田半亩eve 2018-7-2 09:50
[求助] 如何从cadence IC615的原理图中导出verilog网表（包含各个例化模块的连接关系）	星闪星烁 2018-6-22	22303	zhw1004 2018-7-1 21:27
[求助] 如何根据门电路结构算触发器setup，hold，propagation time	xiarilianqu001 2014-9-15	52609	besarkecil 2018-7-1 08:50
[求助] float_pin设置	wenjian07 2018-6-15	12524	494693243 2018-6-30 15:07
[求助] 综合时inout端口怎么设置时序约束	qq781946487 2018-5-3	54229	494693243 2018-6-30 15:00
[求助] DC综合如何保证特定模块不被优化	xinranhosue 2018-6-29	22253	494693243 2018-6-30 14:56
[求助] 对于同一个ptv条件下的setup计算问题	以下犯上 2018-6-29	01690	以下犯上 2018-6-29 17:27
[原创] Astro中如何做pad单元	manshuoying 2011-12-20	32944	ralphtwtw 2018-6-29 17:21
[原创] cosmosscope打不开波形文件tr0	呆槑槑 2018-4-4	23442	IC大菜 2018-6-29 16:37
[求助] Astro 如何 insert spare cell	ebear5x 2011-7-4	86115	ralphtwtw 2018-6-29 16:16
astro的使用流程，个人感觉很好~·· ...2 3 4 5 6	xingwaixin 2008-12-17	5316472	ralphtwtw 2018-6-29 16:07
[求助] 关于astro	501940245 2013-8-21	11824	ralphtwtw 2018-6-29 15:39
[求助] .cshrc设置问题 ...2 3	cgy_312 2011-12-26	2529488	ralphtwtw 2018-6-29 15:20
[求助] 求助！怎么用astro转gds到frame！我试了下没成功！ ...2	zg8312 2013-5-8	114883	ralphtwtw 2018-6-29 09:47
[求助] 请教DFT中的一个clock gating的问题。	dianyubaobei 2012-7-11	78000	hao0720108208 2018-6-28 16:53
[求助] LVS， Multi ground	sikanglu 2018-6-27	13090	haoren007 2018-6-28 15:12
[求助] 请问ICC能出DSPF吗?	woshiren1234 2018-6-28	01969	woshiren1234 2018-6-28 13:12
[求助] cadence encounter ...2 3	xguetx 2012-8-18	2513244	sikanglu 2018-6-27 15:37
[求助] 两种filler 差别	yuweilian 2018-6-26	52891	fangwang85 2018-6-27 15:28
[原创] icc2 设置process 和设置derating 的区别 - [已解决]	yqjykn 2018-6-27	12269	大龄文艺男青年 2018-6-27 13:45
[讨论] 用SiliconSmart验证NangateOpenCellLibrary 45nm库 ...2 3	要你命3000 2014-1-2	2113063	gubels 2018-6-27 11:20
[求助] 各位大神帮忙来看看，谢谢啦。	fb_hou 2014-1-23	23408	zyl14051049 2018-6-26 10:17
[求助] ICC compile 如何设置不同层的金属via 不重叠？	tmacguomao 2018-6-23	22254	tmacguomao 2018-6-26 10:11
[求助] 做完CTS之后，clock tree的source insertion delay变成了负数是怎么回事 ...2	zhanggd 2016-9-27	1013312	zenoone 2018-6-25 17:04
[求助] 请教cadence ELc（encounter libaray character）问题 ...2	sdust.wwk 2011-2-26	119581	Desingman 2018-6-24 20:41
[求助] DC 综合问题	gbsid 2013-5-10	94064	囧囧的兔 2018-6-24 16:56
[求助] Smic 0.18 V2.8 digital library tlu+，antenna rule等问题求助	jamy3531 2014-12-19	54499	Desingman 2018-6-24 16:16
[求助] 有使用laker导出subblock lef 给top-level P&R 用的吗？	chris_li 2011-6-9	77505	fockerdevil 2018-6-23 22:40

1 ... 279 280 281 282283284 285 286 ... 640 / 640 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

后端讨论区今日: 0|主题: 22375|排名: 24

快速发帖

浏览过的版块

站长推荐 /1

后端讨论区 今日: 0|主题: 22375|排名: 24

快速发帖

浏览过的版块

站长推荐 /1

后端讨论区今日: 0|主题: 22375|排名: 24