EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 后端设计› 后端讨论区

后端讨论区今日: 0|主题: 22375|排名: 24

版主: idbi, damonzhao, Tao_Zhang, icfbicfb

1 ... 280 281 282 283284285 286 287 ... 640 / 640 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[资料] modelsim12设计的数字钟	xinranhosue 2018-6-23	11987	dcircuit 2018-6-23 17:35
[求助] Candence求助，反相器仿真报错	我真不会打野啊 2018-6-23	12072	我真不会打野啊 2018-6-23 14:52
[求助] 电路图和版图如何对应着看，完全匹配不起来	hilary717 2018-5-24	11512	Y_HIT 2018-6-23 14:26
[求助] 请教一下ICC流程中 power rail 与 power strap这两个概念【已解决】 ...2	yuxueqiu123 2012-12-21	1521419	Y_HIT 2018-6-23 12:42
[求助] check_physical_design -stage pre_place_opt 有错，求助！	小笨熊 2014-9-9	53177	iNostory 2018-6-22 16:03
[求助] 关于深圳国微电子待遇 ...2 3	yqp415161979 2011-11-8	2530536	xiaoquanic 2018-6-22 10:54
[讨论] UPF 可以转 CPU 了吗？	大龄文艺男青年 2017-3-17	12060	Jacob_xb 2018-6-22 09:59
[求助] IR_drop过程中switch_mode_file怎么产生	s421490542 2018-6-20	11841	s421490542 2018-6-21 11:25
[求助] 为什么我的stdcell在macro外面place呢？ ...2	zg8312 2013-9-5	104097	iNostory 2018-6-18 22:19
[讨论] 如何将clock tree做到最短	zhanggd 2018-5-14	74440	maomao198477 2018-6-18 19:18
[求助] astro中strap的间距该怎样确定？？	zczc999 2010-9-18	72892	iNostory 2018-6-16 22:31
[求助] 关于set_clock_gating_check的问题3	leijing 2018-6-15	12359	494693243 2018-6-15 17:02
[求助] 关于set_clock_gating_check的问题	leijing 2018-6-14	12639	494693243 2018-6-15 10:30
[求助] 新手想问下layout出现的问题	asdsda 2018-6-8	22293	asdsda 2018-6-15 09:35
[求助] 请教一下calibre lvs给port打label问题	my_pigger 2018-6-14	22567	patrick0999 2018-6-14 17:48
[求助] pt里面用report_constraint和report_timing报出的transition值不一样【已解决】	ljianlin 2015-9-25	912436	mmffss2007 2018-6-13 18:23
[求助] 如何将PR后的网表和模拟部分的网表整合到一起做总图的LVS	272006176 2018-6-12	22027	maomao198477 2018-6-13 12:13
[求助] 请教一下starRC 很多VIA没有定义，会影响参数抽取结果吗？影响大吗？	龙溪小泮 2018-6-12	22294	西山寺 2018-6-13 09:19
[求助] fv等价性检查	826203476 2018-6-12	01725	826203476 2018-6-12 18:00
[讨论] fv等价性检查	826203476 2018-6-12	02116	826203476 2018-6-12 17:58
[求助] 初学后端问题求助	夏雨123 2018-6-11	32202	maomao198477 2018-6-11 19:58
[求助] 几种ｃｅｌｌ的区别，能给具体解释下么？	学习的小白 2018-6-1	34440	494693243 2018-6-11 16:43
[求助] faltten sdc - [已解决]	494693243 2018-6-8	33712	494693243 2018-6-11 16:29
[求助] PR网表文件为何还有1'b1,1'b0这样的描述	yuxueqiu123 2016-8-3	75747	idanceu 2018-6-11 12:45
[求助] 如何把90nm的版图修改成65nm,求指导	hilary717 2018-6-11	01874	hilary717 2018-6-11 11:06
[求助] 在icc2中如何替换掉所有的cell，下面是例子【已解决】	sunhongwei 2018-6-8	12532	xingyun620 2018-6-8 14:41
[讨论] ......................	xingyun666666 2018-6-8	21633	刺客无痕 2018-6-8 13:47
[解决] DC area问题	494693243 2018-6-1	12003	494693243 2018-6-8 11:49
[讨论] 请问，MTP mode是什么模式？	xingyun666666 2018-6-8	01455	xingyun666666 2018-6-8 10:34
[求助] formality问题求助！！！	pigolo 2018-5-31	84103	xingyun666666 2018-6-8 10:31
[求助] 使用multi做ECO，遇到了个错误	Jamespdf 2018-6-7	0988	Jamespdf 2018-6-7 10:29
[求助] LVS fail	gaokl1005 2018-6-6	22267	gaokl1005 2018-6-6 10:14
后端工具列表 ...2	semico_ljj 2006-12-21	1610248	newrfdesign 2018-6-6 05:43
[讨论] 关于stardard cell timing信息的疑惑	ningyuan198 2018-5-29	32376	firefly-317 2018-6-5 15:30
[求助] 关于PLL IP在digital core中的place和route	蔡斗 2018-6-2	43287	蔡斗 2018-6-5 09:01

1 ... 280 281 282 283284285 286 287 ... 640 / 640 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

后端讨论区今日: 0|主题: 22375|排名: 24

快速发帖

浏览过的版块

站长推荐 /1

后端讨论区 今日: 0|主题: 22375|排名: 24

快速发帖

浏览过的版块

站长推荐 /1

后端讨论区今日: 0|主题: 22375|排名: 24