在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1671|回复: 2

[求助] encounter导入sdc约束文件时子模块约束

[复制链接]
发表于 2018-7-2 14:48:32 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
将原有网表更改,加上顶层模块WirelessChip,加入填充单元,真正设计的模块是s8032,我在sdc文件里面的约束是:set_max_fanout 20 [get_designs s8032]
但是报错:**ERRORTCLCMD-1168):'set_max_fanout' cannot be applied on sub design 's8032'.The constraint will be ignored.
这种情况应该怎么改?
发表于 2018-7-3 11:31:33 | 显示全部楼层
看提示啊,s8032已经变成子模块了,你需要定义在顶层设计上
set_max_fanout 20 [current_design]
 楼主| 发表于 2018-7-3 15:08:09 | 显示全部楼层
回复 2# zenoone


    顶层设计里面有手动添加的pad和填充单元,会有影响吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-7 20:27 , Processed in 0.017868 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表