DC综合如何保证特定模块不被优化

xinranhosue · 发表于 2018-6-29 09:21:00

您需要登录才可以下载或查看，没有账号？注册

x

我在Verilog中调用了延时模块（四个反相器构成），然而在综合出的网表中没有，我要设置什么命令才能保证这个延时模块存在。

xinranhosue · 发表于 2018-6-30 09:47:01

我已经找到了，是set_dont_touch这个命令，可以用在cells,design,pins等方面

494693243 · 发表于 2018-6-30 14:56:04

you are right

[求助] DC综合如何保证特定模块不被优化