在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (103) |订阅

IC验证讨论 今日: 2 |主题: 6819|排名: 11 

[求助] 求一份UVM CookBook的Code Examples longerzhu 2014-4-15 11929 chenfengrugao 2014-4-18 12:41
[求助] system verilog 命令 小新的元 2014-4-16 12035 chenfengrugao 2014-4-18 12:38
[求助] vhdl 通过仿真器传递参数 chen.terry 2014-4-16 02118 chen.terry 2014-4-16 18:58
[转贴] 关于ahb master的uvm的implementation hbhbts 2014-4-16 02920 hbhbts 2014-4-16 12:30
[求助] 求教ocean脚本仿真问题 星星7891 2013-3-17 12339 hujiaomianhao 2014-4-16 12:26
[讨论] 同样是formal验证 formality 和questa formal 有什么区别? chenxlchenxl 2013-1-23 46096 squirrel_216 2014-4-15 22:45
[求助] 哪位高人帮忙下载一个Synopsys的RAL实例包? attachment 飞扬紫百合 2013-4-3 52427 sgq262 2014-4-14 16:08
[讨论] Encounter中将俩个IO紧靠排布后自动布线会变得非常慢 cyl_320 2014-4-12 01832 cyl_320 2014-4-12 17:03
[求助] NC verilog 怎么得到随机种子 wt_33333 2014-4-10 22570 seabeam 2014-4-12 14:19
[求助] 关于define类的宏 ldcyes 2014-4-3 21835 hbhbts 2014-4-11 14:43
[求助] OVM bench 中可以直接调用UVM的ip啊? forest0210 2014-4-10 31883 hbhbts 2014-4-11 14:24
[求助] 通过DPI在SystemVerilog中调用SystemC事务级函数时出错 Rinoa 2014-3-24 13050 qiushulin0000 2014-4-9 13:37
[求助] 求助 modelsim下UVM编译遇到的问题 attach_img aprilzww 2014-4-8 12397 aprilzww 2014-4-8 13:22
[原创] UVM的论文好发么 大家有人发过么 我擦泪 2013-11-11 32146 rod_home 2014-4-7 08:58
[原创] VCS_vE-2011.03 编译UVM遇到的问题,求帮助! pfw3001 2012-7-1 64138 rod_home 2014-4-7 08:53
[原创] fopen求助 gerry1812 2014-2-27 32326 rod_home 2014-4-7 08:52
[原创] gvim怎么开启自动补全啊? gerry1812 2014-2-28 12692 rod_home 2014-4-7 08:50
[原创] 验证功能点提取 御寒之风 2014-3-21 32694 rod_home 2014-4-7 08:48
[原创] 混合信号仿真入门参考资料 attachment 飞扬紫百合 2014-3-25 11916 rod_home 2014-4-7 08:46
[求助] NC 中使用 $system 时遇到的问题,求大神帮忙解决下 wt_33333 2014-3-26 42277 rod_home 2014-4-7 08:45
[求助] 有人有 incisiv 13.20.02 版的破解程式吗 请分享 谢谢了 ma1970 2014-4-6 02301 ma1970 2014-4-6 07:55
[求助] 安装vcs的时候提示invalid path是怎么回事? fighter212 2014-4-5 11627 fighter212 2014-4-5 14:52
[求助] sentaurus TCAD2010操作问问题求助!谢谢了...... hokee 2011-5-4 14844 zym0707 2014-4-4 09:21
[求助] 请教有关$readmemb的文件路径的问题 潇文武 2014-4-3 22287 wu1985 2014-4-3 21:10
[求助] 请教: ius9.2 仿真加速 sdustyj 2013-3-27 32557 diyangguang 2014-4-2 21:19
[求助] Verilog functions 风展位 2014-3-31 42300 风展位 2014-4-2 12:47
[求助] 新手求问 UVM中sequence怎么生成 einsteiarx 2014-3-19 62767 tbb2009 2014-4-1 21:45
[求助] set_autofix 怎么用啊,我得脚本哪里有问题啊 ysn012345 2014-4-1 03870 ysn012345 2014-4-1 20:04
[求助] 在ic流程中怎么使用formal? qmdong 2014-3-3 52997 nativeda 2014-4-1 11:49
[求助] 请问sysnopsys的svt与nvs有什么区别么? oscillator_cn1 2014-3-27 12411 nativeda 2014-4-1 11:09
[求助] altera自动生成PCIE模型综合分布引脚出错 leebt 2014-3-31 02219 leebt 2014-3-31 17:07
[求助] 请问如何仿真system verilog的testbench ertss 2011-9-2 44043 xinmeng6393 2014-3-31 13:49
[求助] 求助!systemverilog,如何在module中调用program中的task! rainybyf 2014-3-24 11994 rainybyf 2014-3-31 09:00
[求助] DC之后扫描单元数不对怎么回事 767616852 2014-3-30 01565 767616852 2014-3-30 16:22
[求助] 【学习UVM】想学写个CPU BFM,几点问题请指教 enchanter 2011-8-31 65323 gfshen 2014-3-30 14:45
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-3-11 14:23 , Processed in 0.024501 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回论坛