在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (106) |订阅

IC验证讨论 今日: 3 |主题: 6843|排名: 33 

[求助] 端口复用的情况下怎么分类连接interface chenfengrugao 2014-5-4 12029 A1985 2014-5-4 20:18
[求助] 关于icc_vB-2008.09-SP5安装问题 123093558 2014-5-4 21866 123093558 2014-5-4 13:04
[求助] 可变长度的比特选取 feng841210 2014-5-2 12068 tbb2009 2014-5-2 21:23
[求助] 新手求助:redhat 装完cadence ic610后不能编辑 提示如图错误 attach_img  ...2 mz1989 2010-12-3 124849 2550470289zhang 2014-5-2 19:44
[讨论] ICCAP2011 mxh7408 2011-11-30 63659 blueinspur 2014-4-30 19:30
force的路径可以动态生成不? yecheng_110 2009-3-17 83532 yecheng_110 2014-4-30 16:33
[求助] 和RTL变化同一时钟沿采样,大家一般是怎么做的? yecheng_110 2014-4-30 01760 yecheng_110 2014-4-30 16:27
请教HSIM里面timing check的edge和pulsew的命令 benbentashushu 2009-2-20 32989 fuzhibo 2014-4-29 22:34
[求助] 求指导,抓狂中 lynn414 2014-4-28 21681 hbhbts 2014-4-29 16:51
[求助] module中参数的传递 w_wanghongqi 2014-4-23 11741 zw84611 2014-4-28 19:23
[求助] 有没有人觉得SimVision启动好慢啊 iamyuchenjie 2014-4-28 12744 zw84611 2014-4-28 19:15
[求助] channel的size默认的是1吗?怎么修改channel的size? 109010118 2014-4-26 11695 xd_hg 2014-4-28 16:48
请高手指点SVA ended construct的问题 yjh 2008-10-23 33120 alien920804 2014-4-28 10:57
[求助] vcs mx 如何添加mif文件和hex文件 getitstart 2014-4-25 12267 gata8848 2014-4-26 20:42
[求助] 求问如何用VCS实现C代码与verilog的cosim操作。 sages 2014-4-18 21977 litterstrong 2014-4-24 15:41
[求助] 上海云间半导体 icemanlv 2014-4-24 02471 icemanlv 2014-4-24 15:01
[求助] 怎么在VC中实现systemc与verilog联合仿真 lilyzhong 2014-4-24 01832 lilyzhong 2014-4-24 14:24
[求助] 请问type::type_id::get()和type::get_type()有什么区别? creese 2014-4-17 56064 creese 2014-4-24 13:23
[求助] 请问有什么工具可以类似leda检查RTL一样对testbench的code进行检查的吗? ee_joe 2014-4-23 02174 ee_joe 2014-4-23 22:53
[求助] 修复B7 violation的问题 snowzx 2014-4-23 01400 snowzx 2014-4-23 14:23
[原创] 做后仿时,寄存器没有打拍,而是Q端和D端波形一样,这个是hold不满足么? gerry1812 2014-4-21 02492 gerry1812 2014-4-21 14:16
[求助] pg netlist后仿时遇到的一个问题 Reals_JIANG 2014-4-20 02330 Reals_JIANG 2014-4-20 15:51
[求助] VCS_2010.06版本没有vhdlan命令,也没有VCS-mx,如何实现verilog+vhdl混合仿真? lgch11 2012-9-1 56180 1013576690 2014-4-18 22:26
[原创] 发现Candence NC-Verilog在模拟SV的队列时的内存泄露问题 liusheng83 2014-1-26 24164 liusheng83 2014-4-18 22:14
[求助] 求一份UVM CookBook的Code Examples longerzhu 2014-4-15 11961 chenfengrugao 2014-4-18 12:41
[求助] system verilog 命令 小新的元 2014-4-16 12074 chenfengrugao 2014-4-18 12:38
[求助] vhdl 通过仿真器传递参数 chen.terry 2014-4-16 02152 chen.terry 2014-4-16 18:58
[转贴] 关于ahb master的uvm的implementation hbhbts 2014-4-16 02954 hbhbts 2014-4-16 12:30
[求助] 求教ocean脚本仿真问题 星星7891 2013-3-17 12366 hujiaomianhao 2014-4-16 12:26
[讨论] 同样是formal验证 formality 和questa formal 有什么区别? chenxlchenxl 2013-1-23 46131 squirrel_216 2014-4-15 22:45
[求助] 哪位高人帮忙下载一个Synopsys的RAL实例包? attachment 飞扬紫百合 2013-4-3 52471 sgq262 2014-4-14 16:08
[讨论] Encounter中将俩个IO紧靠排布后自动布线会变得非常慢 cyl_320 2014-4-12 01852 cyl_320 2014-4-12 17:03
[求助] NC verilog 怎么得到随机种子 wt_33333 2014-4-10 22632 seabeam 2014-4-12 14:19
[求助] 关于define类的宏 ldcyes 2014-4-3 21863 hbhbts 2014-4-11 14:43
[求助] OVM bench 中可以直接调用UVM的ip啊? forest0210 2014-4-10 31913 hbhbts 2014-4-11 14:24
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-22 22:20 , Processed in 0.032552 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块