在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (102) |订阅

IC验证讨论 今日: 2 |主题: 6757|排名: 23 

[求助] 请教大家一个关于fork join和#0延迟的问题 txmc 2014-1-26 12335 A1985 2014-1-26 16:00
[求助] UVM编译时报错 joeljun 2014-1-24 25556 joeljun 2014-1-24 15:42
[求助] 使用questasim搭建OVM的测试平台,怎么去生成覆盖率的统计报告啊? roushan 2013-12-12 32025 xinmeng6393 2014-1-23 16:54
[求助] vcs cmView 查看覆盖率求助 mazifa 2013-5-23 44212 xinmeng6393 2014-1-23 16:50
[原创] 请教Formality的RTL到netlist比较的问题@! gongxiao 2013-8-30 22969 sunrisewu 2014-1-22 15:06
[求助] LINUX虚拟机环境下 modelsim 生成fsdb时出现错误 dingliang201219 2013-7-30 43689 jerboawang 2014-1-22 11:53
[求助] 求助:使用uvm_mem的backdoor不成功 oscillator_cn1 2012-8-13 34705 qw342333 2014-1-21 22:16
[求助] 如何建立随机延时? ibrotherv1 2013-12-26 31867 qw342333 2014-1-21 21:48
[求助] LINUX 命令col可以单独使用吗? E2TML 2014-1-21 01514 E2TML 2014-1-21 15:43
[求助] UVM编译时的报错 joeljun 2014-1-21 11784 A1985 2014-1-21 15:23
[求助] uvm testbench jnale 2013-12-4 32962 gs2198 2014-1-17 21:58
[求助] UVM的环境问题 joeljun 2013-11-29 31781 gs2198 2014-1-17 21:53
[求助] 请问有人在ModelSim下写过UVM的测试平台吗? attach_img  ...2 aprilzww 2013-12-4 185295 gs2198 2014-1-17 21:52
[求助] 如何编译uvm环境 myshitshit 2013-12-31 21825 gs2198 2014-1-17 21:33
[求助] 我觉得UVM1.1中的官方给的例子代码中有缺陷,请高手指教。 attach_img  ...2 qinzongqing 2012-12-28 1810294 guikun1202298 2014-1-16 12:17
[求助] Cast 语句 in OVM/UVM AstPower 2014-1-8 11692 A1985 2014-1-15 10:14
[原创] 有没有断言验证和emulator的高手呢? talktogod 2010-1-16 23609 gs2198 2014-1-14 21:53
[求助] uvm 中 transaction 定义 jnale 2014-1-8 23552 jnale 2014-1-9 09:14
[求助] 用SYNOPSYS USB30 VIP来产生SPLIT传输 payne_shu 2013-8-29 44514 vostro1 2014-1-6 19:07
debussy与nlint如何实现互相调用呢?  ...234 feitengyu 2007-12-28 349491 gsy703 2014-1-4 21:33
[求助] UVM 新手请教问题  ...2 jackyzhzh 2014-1-3 104033 dfb211 2014-1-3 13:53
[求助] put一个packet之后,一定get之后,才能继续put吗 109010118 2013-12-30 21984 109010118 2014-1-1 21:06
[求助] 请教如何建立层次画的sequence? ibrotherv1 2013-12-30 42077 ibrotherv1 2013-12-31 11:31
[原创] verilog if判断条件有关于未知值x的判断 xuhaoee 2013-12-28 77033 feiying_cq 2013-12-30 21:51
[求助] 在systemverilog中如何定义随机的自定义结构体变量 ibrotherv1 2013-12-30 12029 A1985 2013-12-30 14:07
[原创] 输入或操作 xuhaoee 2013-12-28 12553 kuolifeng 2013-12-30 11:33
[原创] ius9.2支持使用uvm1.1d版本库进行仿真么 supermanqc 2013-12-29 21997 A1985 2013-12-30 10:30
[求助] vmm_data::push_back 是什么函数 109010118 2013-12-26 21746 109010118 2013-12-29 20:48
[求助] systemverilog如何实现可变参数宏 attach_img  ...2 eesub 2013-12-10 149767 ligang1986718 2013-12-28 20:56
[原创] [求助]Modelsim6.5仿真问题  ...2 dft2009 2009-12-21 166469 thu_zgy 2013-12-27 15:43
[求助] 【共5个问题,指点讨论】关于Verilog和SV中task及其内部变量是static还是automatic sages 2013-8-15 610034 lkk1988223 2013-12-27 10:02
[求助] 请教如何设置S公司AXI Slave VIP的Read Interleave功能 xd_hg 2013-12-26 03587 xd_hg 2013-12-26 21:00
[解决] verdi license kharthik 2013-12-26 02060 kharthik 2013-12-26 19:49
[求助] 急救:sequence 中rand 的变量没有随机化出数据,是什么原因? lkk1988223 2013-12-26 22022 lkk1988223 2013-12-26 16:57
[求助] spyglass检查clock_reset时遇到的问题 milly_w 2013-5-24 13035 kharthik 2013-12-26 15:38
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 23:51 , Processed in 0.036525 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块